基于磁性传感器的低失调温度补偿接口电路设计

面向磁性传感器在物联网(IoT)技术中的广泛应用,该文基于180 nm CMOS工艺设计了一种具有低失调电压,低温度漂移特性的霍尔传感器接口电路。针对霍尔传感器灵敏度的温度漂移特性,该文设计了一种感温电路并与查表法相结合,调节可编程增益放大器(PGA)的增益有效地降低了霍尔传感器的温度系数(TC)。在此基础上,通过在信号主通路中使用相关双采样(CDS)技术,极大程度上消除了霍尔传感器的失调电压。仿真结果表明,在–40°C~125°C温度范围内,霍尔传感器的TC从966.4 ppm/°C减小到了58.1 ppm/°C。信号主通路的流片结果表明,霍尔传感器的失调电压从25 mV左右减小到了4 mV左右,霍尔传感器的非线性误差为0.50%。芯片的总面积为0.69 mm^(2)。

一种高PSRR低压差线性稳压器电路

通过对低压差线性稳压器(LDO)的电源抑制比(PSRR)进行理论分析得出,功率管栅极电压与LDO输入电压的小信号比值越接近1,PSRR就越高。基于此理论,在传统LDO的基础上增加了1种新结构,将二极管连接形式的MOS管与共源共栅结构串联,使功率管栅极电压与LDO输入电压的小信号比值接近1。随后,对该结构进行了理论分析,分析结果表明相比其他的PSRR提升技术,具有该结构的LDO其PSRR不会随着负载电流的增加而发生较大变化。LDO改进前和改进后PSRR的绝对值分别为65 dB和76 dB;改进后的结构在不同的负载电流下均具有较高的PSRR。相比体驱动前馈以及增加电荷泵将电源回路与LDO主体电路隔离等PSRR提升技术,该方法仅在传统LDO上增加了3个MOS管,减小了电路的功耗和面积。

一种精确分段补偿的带隙基准电压源设计

针对传统的带隙基准电压的温漂系数较高的问题,设计了一种低温漂系数的带隙基准电压源。分别引入正负温度系数电流在高温和低温阶段对带隙基准电压进行线性补偿。NPN管作为开关管,通过工作在线性区的NMOS管作为等效电阻将正负温度系数电流转换成基极电压,控制NPN管导通和截止,进而控制开始和结束补偿的温度,实现精确补偿。基于SMIC 0.18μm工艺通过Cadence进行仿真。仿真结果为:在输入电压5 V时,温度在-40~125℃内,输出电压经过精确补偿后,温漂系数从16.48×10^(-6)/℃下降到0.829×10^(-6)/℃。输出基准电压最大仅变化152μV。在室温下,低频时电源抑制比为73.7 dB,电压源可以在2.8~7.5 V稳定工作。

基于信息融合的燃气环境监测技术研究

针对传统燃气安全监测方法只针对于单一环境变量,并不能准确监测环境信息的问题,采用多传感器信息融合算法对燃气环境安全进行监测。首先使用滑动均值滤波算法消除监测数据中出现的异常数据与噪声;其次使用卡尔曼滤波算法对同质传感器数据进行数据级融合;最后,采用基于遗传算法优化BP神经网络对数据进行决策级融合。实验结果表明,相对于传统单一监测方法,基于多传感器信息融合的燃气环境监测系统准确率高,可靠性好,在燃气安全方面具有良好的应用场景。

基于恒定功率的热式流量计设计与测试

针对热式流量计的温度漂移问题,提出了一种恒定功率模式下的热式流量计结构,并对其数字校准方法进行了研究。与传统热式流量计相比,增加了环境探头,该探头内嵌于流体管道壁。各传感器之间采用隔热措施,利用环境探头和感温探头测量得到的电压信号进行实时数字校准。采用音速喷嘴法燃气表检验装置对流量计进行检测。检测结果显示:流量在0.016~0.25 m^(3)/h范围内误差率小于0.5%,流量在0.25~6 m^(3)/h范围内误差率小于1.0%,温度漂移现象有效改善。

一种带曲率补偿的低功耗带隙基准设计

为了改善传统带隙基准中运放输入失调影响电压精度和无运放带隙基准电源抑制差的问题,设计了一款基于0.35μm BCD工艺的自偏置无运放带隙基准电路。提出的带隙基准源区别于传统运放箝位,通过负反馈网络输出稳定的基准电压,使其不再受运算放大器输入失调电压的影响;在负反馈环路与共源共栅电流镜的共同作用下,增强了输出基准的抗干扰能力,使得电源抑制能力得到了保证;同时采用指数曲率补偿技术,使得所设计的带隙基准源在宽电压范围内有良好的温度特性;且采用自偏置的方式,降低了静态电流。仿真结果表明,在5 V电源电压下,输出带隙基准电压为1.271 V,在-40~150℃工作温度范围内,温度系数为5.46×10^(-6)/℃,电源抑制比为-87 dB@DC,静态电流仅为2.3μA。该设计尤其适用于低功耗电源管理芯片。

具有多晶阻挡层的浮空P区IGBT开关特性研究

为了减少浮空P区IGBT结构的栅极空穴积累,改善结构的电磁干扰(EMI)噪声问题,从而提高结构电磁干扰噪声与开启损耗(Eon)之间的折中关系,研究提出了一种具有多晶硅阻挡层的FD-IGBT结构。新结构在传统结构的浮空P区上方引入一块多晶硅阻挡层,阻挡层接栅极,形成与N型漂移区的电势差。新结构在器件开启过程中,多晶硅阻挡层下方会积累空穴,导致栅极附近积累的空穴数量减少,从而降低浮空P区对栅极的反向充电电流。通过TCAD软件仿真结果表明,相比于传统FD-IGBT,新结构开启瞬态的过冲电流(I_(CE))和过冲电压(V_(GE))的峰值分别下降26.5%和8.6%,且在栅极电阻(R_(g))增加时有更好的电流电压可控性;相同开启损耗下,新结构的dI_(CE)/dt、dV_(CE)/dt和dV_(KA)/dt最大值分别降低26.5%,15.1%和26.1%。

650 V IGBT横向变掺杂终端的设计与优化

绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)器件的最重要参数之一是击穿电压(Breakdown Voltage,BV),影响IGBT器件BV的因素包括:平面工艺PN结扩散终端、界面电荷、杂质在Si、SiO2中具有不同分凝系数等。其中影响IGBT器件耐压能力的重要因素是芯片终端结构的设计,终端区耗尽层边界的曲率半径制约了BV的提升,为了能够减少曲率效应和增大BV,可以采取边缘终端技术。通过Sentaurus TCAD计算机仿真软件,采取横向变掺杂(Variable Lateral Doping,VLD)技术,设计了一款650 V IGBT功率器件终端,在VLD区域利用掩膜技术刻蚀掉一定的硅,形成浅凹陷结构。仿真结果表明,这一结构实现了897 V的耐压,终端长度为256μm,与同等耐压水平的场限环终端结构相比,终端长度减小了19.42%,且最大表面电场强度为1.73×10^(5)V/cm,小于硅的临界击穿电场强度(2.5×10^(5)V/cm);能在极大降低芯片面积的同时提高BV,并且提升了器件主结的耐压能力。此外,工艺步骤无增加,与传统器件制造工艺相兼容。

一种适用于LDO的无过冲软启动电路设计

设计了一种适用于LDO的无过冲软启动电路。其核心是采用线性升压的软启动策略来消除浪涌电流,电路结构简单、易于实现。为了解决超调现象,利用晶体管与正反馈电路设计了一种快速比较器,使得软启动电路输出电压能平滑地过渡到稳定工作状态。为了减小版图面积,利用少量的MOS管设计了斜坡产生电路和输入不平衡比较器电路。该软启动电路集成到一款低压差线性稳压器中,采用SMIC 0.18μm BCD工艺实现,电源电压为4.5 V。仿真结果表明,软启动电路有效地消除了浪涌电流,实现输出电压平稳上升无过冲,并能平滑地过渡到稳定工作状态,无超调现象产生。电路结构简单,版图面积为98μm×60μm,便于片上集成,该电路也可以应用到一般的DC-DC稳压器中。

具有低EMI和低开启损耗的浮空P区IGBT研究

为了优化浮空P区IGBT结构的电磁干扰噪声(EMI)与开启损耗(E_(on))的折中关系,提出一种假栅沟槽连接多晶硅阻挡层的浮空P区IGBT结构。新结构在浮空P区内引入对称的两个假栅沟槽,并通过多晶硅层连接。假栅沟槽将浮空P区分为三部分,减少了栅极沟槽附近的空穴积累,降低了栅极的固有位移电流。二维结构仿真表明,在小电流开启时,该结构与传统结构相比,栅极沟槽空穴电流密度减小90%,明显降低了集电极电流(I_(CE))过冲峰值和栅极电压(V_(GE))过冲峰值,提高了栅极电阻对dI_(CE)/dt和dV_(KA)/dt的控制能力。在相同的开启损耗下,新结构的dI_(CE)/dt、dV_(CE)/dt和dV_(KA)/dt最大值分别降低32.22%、38.41%和12.92%,降低了器件的EMI噪声,并改善了器件EMI噪声与开启损耗的折中关系。

一种沟槽-场限环复合终端结构的设计

为了改善硅功率器件击穿电压性能以及改善IGBT电流的流动方向,提出了一种沟槽-场限环复合终端结构。分别在主结处引入浮空多晶硅沟槽,在场限环的左侧引入带介质的沟槽,沟槽右侧与场限环左侧横向扩展界面刚好交接。结果表明,这一结构改善了IGBT主结电流丝分布,将一部分电流路径改为纵向流动,改变了碰撞电离路径,在提高主结电势的同时也提高器件终端结构的可靠性;带介质槽的场限环结构进一步缩短了终端长度,其横纵耗尽比为3.79,较传统设计的场限环结构横纵耗尽比减少了1.48%,硅片利用率提高,进而减小芯片面积,节约制造成本。此方法在场限环终端设计中非常有效。

一种基于电容充放电的低功耗时钟发生器

基于SMIC 0.18μm CMOS工艺,设计了一种基于电容充放电的新型低功耗时钟发生器。为了减小温度变化引起的频率波动,设计了负温度系数偏置电路。采用了传统的占空比调节电路,可调节振荡波形的占空比。仿真结果显示,在3.3 V电源电压下,该振荡器可以稳定输出7.16 MHz频率的信号,相位噪声为-104.4 dBc/Hz,系统功耗为1.411 mW,其中环形振荡器功耗为0.811 mW。在-40℃~110℃温度变化范围内,振荡器的频率变化为7.116~7.191 MHz,容差在1.05%以内。同其他时钟发生器相比,该电路具有结构简单、功耗低,以及在宽温度范围内具有较高的频率稳定性等显著特点,能够满足芯片的工作要求,为芯片提供稳定时钟。

一种应用于LED驱动的新型过温保护电路

基于0.18μm BCD工艺,设计了一种应用于LED驱动的新型过温保护电路。利用基于电流求和的Banba型带隙基准源来产生高低阈值电压,从而消除芯片在过温点附近的振荡现象,同时带隙基准源加入了高阶曲率补偿,提高了过温阈值点的精度。通过Cadence软件对该电路进行了仿真验证。结果表明,在-40℃~150℃的温度变化区间内,高低阈值电压的温度特性好,温度系数为2.9 ppm。当温度高于131.8℃时,能够触发过温保护;当温度低于109.4℃时,电路可恢复正常工作,迟滞量为22.4℃。该过温保护电路精度高,稳定性好,可应用于LED驱动芯片中。

一种线性化轨对轨调节压控振荡器设计

为了解决控制电压范围小、调谐增益过大导致压控振荡器(voltage controlled oscillator,VCO)对控制线噪声抗干扰能力弱的问题,设计了一种高度线性化轨对轨频率调节的压控振荡器。采用SMIC 0.18μm CMOS工艺,设计了电压转电流电路实现控制电压与电流饥渴型振荡器尾电流的轨到轨线性转化,进而实现振荡频率的轨到轨线性调节;并且利用缓冲器优化振荡波形以适应锁相环系统应用。Cadence Spectre仿真结果表明,振荡器在1.8 V的轨对轨控制电压范围内都具有很好的线性,调谐增益为183 MHz/V,频率范围为0.89~1.22 GHz,中心频率1.06 GHz,功耗仅有227.8μW。本文设计适用于锁相环的集成应用,可为压控振荡器的设计提供支持。

一种P-GaN栅结合混合帽层结构的HEMT器件

为了进一步提升P-GaN栅HEMT器件的阈值电压和击穿电压,提出了一种具有P-GaN栅结合混合掺杂帽层结构的氮化镓高电子迁移率晶体管(HEMT)。新器件利用混合掺杂帽层结构,调节整体极化效应,可以进一步耗尽混合帽层下方沟道区域的二维电子气,提升阈值电压。在反向阻断状态下,混合帽层可以调节栅极右侧电场分布,改善栅边电场集中现象,提高器件的击穿电压。利用Sentaurus TCAD进行仿真,对比普通P-GaN栅增强型器件,结果显示,新型结构器件击穿电压由593 V提升至733 V,增幅达24%,阈值电压由0.509 V提升至1.323 V。

基于NB-IoT的燃气流量监测系统设计

针对传统燃气表存在测量精度低、功能单一、安全性能差等问题,搭建了一种基于NB-IoT的燃气流量监测系统。该系统硬件方面采用STM32作为主控芯片,通过设计一款热式气体流量计,实现了气体流量的准确测量,并结合多传感器对燃气环境中温湿度、燃气浓度、压强等信息进行实时监测;软件方面使用FreeRTOS操作系统进行设计。借助NB-IoT技术将监测数据上传至OneNET云平台,用户可通过App实时查看燃气使用情况。实验结果表明,该系统可实现0.016~6 m^(3)/h的气体流量测量,测量误差在±1%以内,重复性小于2%,且系统数据无线传输稳定,有效确保了燃气监测的精确性和安全性。

具有多段分裂栅的屏蔽栅沟槽型MOSFET特性研究

为了能够有效调制屏蔽栅沟槽型(Shielded Gate Trench,SGT)MOSFET器件阻断状态下的电场分布,改善器件的电荷耦合效应,从而提高器件击穿电压(BV)和特征导通电阻(Ron,sp)之间的折衷关系,研究提出了一种具有多段分裂栅的SGT MOSFET结构。该结构是将传统的SGT MOSFET沟槽中的屏蔽栅分裂成三部分,最上层的屏蔽栅接源极,中间和最下层的屏蔽栅为浮空,分别命名为UFG和LFG。新结构器件在阻断状态下可以在n型漂移区引入两个额外的电场峰值,使得电场分布更加均匀。Sentaurus TCAD软件仿真结果显示,在元胞参数相同的条件下,相较传统SGT MOSFET,具有双段浮空栅(DSFSGT)MOSFET的BV和优值(Figure of Merit,FOM)分别提高了37.7%和66.7%,BV达到了173.6 V,FOM达到了177.3 V2/(mΩ·mm^(2));相较单段浮空栅(SFSGT)MOSFET,BV和优值分别提高了10.7%和19.8%。

一种前后台结合的SAR ADC的校准算法

提出了一种数字前台校准技术,即电容重组技术,并将该技术与LMS数字后台校准技术相结合,提高了LMS算法的收敛速度。提出的算法使用RC混合结构的14位SAR ADC进行建模。仿真结果表明,LMS算法的收敛速度可以提高到1 k个转换周期内,同时校准后ADC的ENOB平均值从10.59 bit提高到13.79 bit。SFDR平均值从71.33 dB提高到112.93 dB,DNL最大值的平均值从1.88 LSB提高到0.97 LSB。INL最大值的平均值从8.01 LSB提高到0.88 LSB。

磷砷注入对沟槽MOSFET静态参数的影响

为了降低沟槽MOSFET器件导通电阻,提出了在传统沟槽MOSFET器件体区注入N型杂质的方案,优化了体区杂质浓度分布,从而降低导通电阻。经仿真验证,选择N+源区注入后注入砷,在能量为300 keV,剂量为7×10^(12)cm^(-2)条件下,特征导通电阻能降低13%,阈值电压降低21.8%;选择接触孔刻蚀后注入磷,在能量为100 keV,剂量为4×10^(12)cm^(-2)条件下,特征导通电阻降低4.3%,阈值电压几乎不变。

浮动电极对屏蔽栅沟槽型MOSFET特性的影响

提出了在屏蔽栅沟槽型MOSFET(SGT)的沟槽侧壁氧化层中形成浮动电极的结构,通过改善电场分布,优化了特征导通电阻与特征栅漏电容。在传统SGT结构的基础上,仅通过增大外延层掺杂浓度,改变浮动电极的长度和位置以及氧化层厚度,最终得到击穿电压为141.1 V、特征导通电阻为55 mΩ·mm^(2)、特征栅漏电容为4.72 pF·mm^(-2)的浮动电极结构。与相同结构参数的SGT结构相比,在击穿电压不变的条件下,浮动电极结构的特征导通电阻降低了9.3%,Baliga优值提升了13%,特征栅漏电容降低了28.4%。