基于UIS测试的Si/SiC级联器件雪崩特性分析

与机械式断路器相比,使用半导体功率器件构成的直流固态断路器在响应时间方面有较大的优势。由低压硅金属—氧化物—半导体场效应晶体管(Si MOSFET)和高压碳化硅结型场效应晶体管(SiC JFET)构成的Si/SiC级联型器件具有优异的开断特性。半导体功率器件可靠性一直是直流固态断路器所关注的焦点问题,非箝位感性负载开关(unclamped inductive switching,UIS)测试是评估半导体功率器件可靠性的重要方法。文中通过实验和仿真的方式分析了Si/SiC级联器件在非箝位感性负载开关过程的雪崩特性。首先,通过增加器件导通时间得到了不同负载电流下的雪崩特性,结果表明,随着导通时间的增加,Si/SiC级联器件在雪崩期间出现了雪崩电压下降的异常特性。随后,通过分立式Si/SiC级联器件进行UIS测试,发现异常特性是由于SiC JFET在雪崩期间出现导通而形成的。最后,通过Si/SiC级联器件的三维电—热耦合仿真,结果表明雪崩期间SiC JFET芯片栅极铝金属层和键合线温度升高,导致SiC JFET栅极等效电阻增加,最终使得SiC JFET在雪崩期间出现导通。

低压Si MOSFETs对SiC/Si级联器件短路特性的影响

由低压硅金属-氧化物-半导体场效应晶体管(Silicon Metal-Oxide-Semiconductor Field-Effect Transistor, Si MOSFET)和碳化硅结型场效应晶体管(Silicon Carbon Junction Field-Effect Transistor, SiC JFET)构成的SiC/Si级联(Cascode)器件,兼具了低压Si MOSFET易于驱动、SiC JFET高耐压低损耗等优点。该文采用实验和数值模拟的方式研究了低压Si MOSFET对SiC/Si级联器件短路特性的影响,结果表明,在短路过程中SiC/Si级联器件中的SiC JFET最高温度比单独的SiC JFET短路时的最高温度低,SiC/Si级联器件的短路失效时间得到了延长,并且随着Si MOSFET额定电压的增加,SiC/Si级联器件短路失效延长的时间也在增加。

超高速大电流半导体开关实验研究

利用自行研制的固态半导体开关RSD,采用电容储能方式,研究了RSD的电压响应时间、大电流特性、电流上升率等。在测试RSD的电压响应时间时,得到了25 ns的电压下降曲线。在主电容电压为8kV时,得到峰值为10.1 kA、脉宽为34μs、电流上升率为2.03 kA/μs的大电流脉冲。通过调整主电路,在主电容为3 kV时,得到的电流脉冲峰值为8.5 kA、脉宽为2.5μs、电流上升率为7.2 kA/μs。结果表明,RSD是一种开通快、通流能力强、电流上升率高的大功率半导体开关器件。

高压RSD开关谐振触发的仿真

针对20kV高压反向开关晶体管RSD(Reverse Switching Dynistor)开关的触发问题,提出了一种谐振触发方式。利用电路仿真软件PSpice研究了谐振触发回路参数电容、电感、电阻对RSD预充电荷量的影响,并计算出相应条件下所使用磁开关的磁芯截面积。结果表明,谐振触发回路参数分别选择为0.3μF、8μH和1Ω时,能降低触发开关的要求,并能给RSD提供充分的预充电荷量。

一种高压RSD开关触发方法的设计

针对高压RSD(Reverse Switching Dynistor)开关触发的问题,提出了一种低压控制高压的二级RSD触发方案。可饱和变压器是该方案的关键,提出利用磁性元件设计软件(Magnetics Designer)来建立触发单元中可饱和变压器的SPICE模型,生成变压器的电气参数及绕制规格,并利用IsSpice4仿真软件来设计变压器两边的电容参数。最后以10kV高压RSD的触发为例,通过实验证明了该方法的有效性和合理性。

短脉冲作用下磁开关的磁场分析

工作在短脉冲状况下的磁开关的伏秒积存在着实际测量值与理论计算值不一致的偏差,为了分析出现偏差的原因,提出利用傅立叶变换分析磁开关电压波形,得到磁开关电压的频谱,并利用有限元法计算所得频谱下磁芯截面上的磁场。利用所提出的方法对一磁开关进行了分析,在有限元仿真软件(ANSYS)中建立磁芯与绕组的实体模型,然后由该模型计算的磁开关伏秒积与理论值对比,得出磁芯体积的实际利用率为79.21%。同时,ANSYS计算结果表明,在短脉冲作用下磁开关内的磁场大部分集中在磁芯表面,导致了磁芯利用率减小,这是实际值与理论值不一致的主要原因。

钢丝绳磁检测中漏磁场的有限元分析

为了考察钢丝绳断丝产生的漏磁感应强度大小,为磁检测系统中传感器的设计提供依据,采用有限元法计算了钢丝绳断丝产生的漏磁感应强度。结果表明:钢丝绳断丝产生的漏磁感应强度是沿着远离钢丝绳表面的方向减小的,利用有限元分析可为传感器的设计提供理论依据和参考。

SiC/SiO2界面态电荷对SiC MOSFET短路特性影响的研究

碳化硅/二氧化硅(SiC/SiO2)界面态电荷数量的减少有利于降低碳化硅金属-氧化物-半导体场效应晶体管(SiC MOSFET)的通态电阻和开关损耗,然而沟道电流的提升会给遭遇短路故障的SiC MOSFET带来更大的电流应力.在传统的SiC MOSFET等效电路模型的基础上建立了SiC MOSFET的短路失效模型,该模型考虑了强电流应力下器件内的泄漏电流,并引入了包含界面态电荷的沟道载流子迁移率.利用该模型讨论了SiC/SiO2界面态电荷对SiC MOSFET短路特性的影响,结果显示界面态电荷的减少缩短了SiC MOSFET短路耐受时间.随后通过从失效电流中分离出不同产生机制下的泄漏电流分量,讨论了界面态电荷对SiC MOSFET短路特性影响的机理.

一种自积分Rogowski线圈波形畸变校正方法

提出了一种校正自积分式Rogowski线圈波形畸变方法,该方法通过构建校正电路对Rogowski线圈忽略的电阻压降项进行补偿来实现.实验结果证实了该电路能够很好地校正波形的畸变.分析了校正后Rogowski线圈的幅频特性,结果表明:Rogowski线圈经所设计的校正电路后,上限频率保持不变,而下限频率延伸到零.

钒补偿度对SiC光导开关特性影响的研究

利用半导体器件仿真软件研究了钒掺杂半绝缘碳化硅(SiC)光导开关(PCSS)在电容放电电路中的瞬态特性。在非故意掺杂氮浓度为1 1014cm 3、硼浓度为1 1011cm 3和电容初始电压为1000 V的条件下,当钒浓度为1 1012cm 3时,电路在初始阶段有一个完整的振荡脉冲电流,随后存在较大的泄露电流,当光导开关受到波长为532 nm、功率为2400 W/cm2激光的激发时,电容放电形成幅值约为88 A的陡峭脉冲电流,激光结束后电路还有较大的拖尾电流。随着钒浓度增加到1 1014cm 3,初始阶段的振荡电流消失,漏电流和拖尾电流均减小,受到激光激发时所形成的脉冲电流幅值约为8 A,而钒浓度增加到1 1017cm 3时,幅值减小到2.5A。

不同温度下的表面粗糙度对4H-SiC MOSFETs迁移率的影响(英文)

在制造4H-SiC MOSFETs过程中,超过1 500℃的高温退火用来激活被注入的离子。经常在4H-SiC表面会涂上一层碳膜来进行保护,以此期待4H-SiC MOSFETs取得好的电特性。基于前期4H-SiC MOS电容的实验结果,采用计算机模拟研究了不同温度条件下的表面粗糙度对4H-SiC MOSFETs沟道迁移率的影响。结果表明,在较高的栅压下,限制沟道迁移率的主要机制是表面粗糙度散射,然而,表面粗糙度数值的大小对迁移率的影响不大。结果同时表明,迁移率的峰值会随着温度的增加而增加,然而,对于更高的温度,峰值会随着温度的继续增加而减小。

SiC JFET与SiC MOSFET失效模型及其短路特性对比

建立了两种碳化硅(SiC)器件JFET和MOSFET的失效模型.失效模型是在传统的电路模型的基础上引入了额外附加的泄漏电流,其中,SiC JFET是在漏源极引入了泄漏电流,SiC MOSFET是在漏源极和栅极引入了泄漏电流;同时,为了体现温度和电场强度与失效的关系,用与温度和电场强度相关的沟道载流子迁移率代替了传统电路模型所采用的常数迁移率.有关文献的实验结果和半导体器件的计算机模拟(Technology Computer Aided Design,TCAD)验证了两种SiC器件失效模型的准确性.所建立的失效模型能够对比SiC JFET和SiC MOSFET的短路特性.

TCAD在半导体工艺课程虚拟实验中的应用

"半导体工艺"是一门理论与实验结合紧密的课程,通过TCAD虚拟平台开展实验教学,可节约成本、减少实验时间,可增强教学的直观性、提高教学效果,还可激发学生学习兴趣,增强实践、创新能力。

场效应晶体管短路失效的数值模型

为了分析碳化硅和硅两种材料的场效应晶体管的短路失效机理,利用半导体器件模拟软件建立了能够反映碳化硅场效应晶体管和硅场效应晶体管短路失效的数值模型。模型引入了自热效应模拟高电应力下晶体管内部温度变化及热传递过程,引入了福勒-诺德海姆(Fowler-Nordheim)隧穿和蒲尔-弗朗克(Poole-Frenkel)发射模拟氧化层的泄漏电流;短路实验结果验证了所建立的数值模型的准确性。通过对比两种晶体管数值模型在相同的短路条件下栅极驱动电压的变化、晶体管内电流线和温度的分布,结果表明,碳化硅场效应晶体管的短路失效主要是晶体管内的温度传递到表面引起金属电极的熔化以及栅极氧化层的严重退化,而硅场效应晶体管的短路失效是由于寄生双极型晶体管的导通导致其体内泄漏电流不可控而引起的灾难性的破坏。

氮离子注入提高4H-SiC n-MOSFET沟道迁移率的分析（英文）

氮离子注入提高4H-SiC MOSFET的沟道迁移率来自两方面的原因:一是减小了界面态密度,另一个是反掺杂。本文详细研究了这两方面的原因。结果表明,当氮的反掺杂浓度和P型衬底的掺杂浓度可以相比较的时候,氮离子注入提高4H-SiC MOSFET的迁移率来自于界面态密度的减小;随着反掺杂浓度的增加,反掺杂在氮离子注入提高沟道迁移率的贡献越来越多,同时,在这种情况下,限制沟道迁移率的机制是表面粗糙度散射。

外延层厚度对垂直结构6H-SiC光导开关特性影响的研究(英文)

设计了新颖的具有垂直结构的6H-SiC光导开关。首先采用离子注入工艺在半绝缘6H-SiC衬底两侧生成一层p+离子注入层,然后利用外延工艺在其中的一侧生长一层n+外延层,并将此侧定义为开关的阴极。利用二维半导体器件仿真软件,研究了n+外延层厚度对6H-SiC光导开关特性的影响。结果表明,增加外延层厚度可以提高开关的击穿电压;而开关的导通电流,首先随着n+外延层厚度的增加而减小,在n+外延层厚度为5μm达到最小值,随后随着厚度的增加,导通电流增加。

新型半导体断路开关及其脉冲功率发生器

基于半导体断路开关(SOS)的脉冲功率发生器是一种新型的全固态开关系统,具有输出脉冲电压高、使用寿命长、可靠性和重复率高的特点。本文详细介绍了SOS效应与断路开关的工作原理,研究了基于SOS的脉冲功率发生器电路结构并对开关电流进行仿真,仿真结果与国外器件的实测特性相近。

大功率半导体开关RSD触发用脉冲变压器的设计与研究

从RSD的结构原理出发,提出了采用可饱和脉冲变压器触发RSD的方案。并结合RSD触发要求,提出了该脉冲变压器设计中需满足的关键因素及设计方法。实验证明,采用可饱和脉冲变压器触发RSD是可行的。该脉冲变压器的设计方法也为设计更高电压等级的脉冲变压器提供了借鉴。

脉冲功率开关RSD的高dI/dt特性研究

基于等离子体双极漂移模型,得到了超高速大功率半导体开关反向开关晶体管(RSD)的dI/dt耐量解析表达式,分析了RSD的主放电回路模型,在此基础上讨论了影响RSD的dI/dt特性的因素,dI/dt随预充电荷总量的增加、通过p基区的电子扩散时间和p基区电子寿命的缩短而增大,随主放电回路电压的上升和电感的减小而增大.RSD的dI/dt耐量可达1×105A.μs-1,远高于普通晶闸管,可应用于短脉冲大电流领域.

反向开关复合管的物理模型与数值方法实现

从大注入半导体物理的基本理论推导得到了反向开关复合管(RSD)工作的基本物理方程.通过考虑大注入和强电场效应,建立了RSD以pnn+二极管方式工作于反向预充阶段,以pin二极管方式工作于正向导通阶段的物理模型.采用有限差分法把器件工作的偏微分方程转化为差分方程,并将相应的边界条件转化为精度较高的离散化形式.结合RSD工作的典型电路建立电路方程组,采用Runge-Kutta方法求解,由非平衡载流子分布得到了RSD的电压、电流波形.通过RSD的放电实验与模型计算进行比较,分析了误差产生的原因,论证了物理模型本身及数值方法的合理性.通过应用电路说明了模型及算法的实用价值.物理模型和数值方法对于RSD器件设计及仿真电路的开发具有指导意义.