实时嵌入式软件仿真测试平台的体系结构设计

从实时嵌入式软件测试平台的需求出发 ,分析了实时嵌入式软件测试对计算机体系结构的要求 。

热感知的SoC蚁群优化测试调度方法

由于在压缩测试时间和降低测试温度方面的作用,SoC测试调度技术引起了研究者的广泛关注。研究发现,芯片的功耗剖面与热剖面并不一致,而过多的热量才是导致芯片失效的直接原因,因此通过峰值功耗或平均功耗的约束来进行测试优化调度并不一定可以避免芯片过热。以峰值温度为约束,提出一种基于蚁群算法的SoC测试调度方法,用于避免芯片局部过热的现象。基准电路上的实验结果表明,该方法可在保证芯片热安全的条件下明显优化测试时间。

可编程控制器的梯形图语言与语句表语言的互换算法

当代可编程控制器对多种语言的编程支持使可编程控制器为广大工程技术人员和操作人员所广泛使用。而众多的编程语言中，梯形图语言和语句表语言最为受欢迎。文章介绍了梯形图语言与语句表语言之间的互换算法，并以ＯＭＲＯＮＣ系列可编程控制器为例做以说明。

一种软硬件协同设计工具原型及其设计描述方法

软硬件协同设计工具不但需具有软硬件功能划分的能力,而且应可实现系统级设计到软硬件基本结构的综合。提出一种利用进程代数为高层设计语义基础,可重用现有软硬件设计工具资源的软硬件协同设计工具的实现方案框架,重点讨论其中的设计描述问题。采用这种基于语言变换的软硬件协同设计工具方案有利于对系统的活性、安全性、接口一致性等性质进行高层仿真与形式验证,具有可用性、易扩展好等优点。

一种软件测试过程的博弈模型

为分析软件测试的动态过程及其中诸影响因素之间的关系 ,运用博弈理论 ,提出了一种新的软件测试过程建模分析方法 .建立了一种软件测试过程的博弈模型 ,并在此基础上对测试过程中的各方决策条件和博弈均衡条件进行了讨论 ,其结论有助于理论分析和解决“测试策略选择”和“何时停止测试”等问题 .由于考虑了参与软件测试活动的各方利益和可能行为 ,此方法较之软件测试控制论更能够对软件测试过程中所出现的情况进行解释 .本模型可为软件测试规程设计提供理论依据 。

“多塔”3D-SIC的量子粒子群测试调度方法

针对"多塔"结构的3D堆叠集成电路(3D-SIC)测试耗时很长的问题,提出一种基于量子粒子群优化的测试调度方法,以缩短测试时间.首先,构造初始粒子群用以表示初始可行解,产生具有量子行为的新粒子,并更新粒子群;然后进行粒子群的迭代进化以获取全局最优解.最小化"终堆"测试时间和集成过程总测试的调度结果均表明,该方法可显著地缩短测试时间;当复杂晶片集成在3D-SIC底层时,"终堆"测试时间较短,而集成过程的总测试时间较长.

SoC测试访问机制和测试壳的蚁群联合优化

针对系统级芯片(SoC)测试壳优化和测试访问机制的测试总线划分问题,提出了基于蚁群算法的SoCWrapper/TAM联合优化方法.构造蚁群算法时首先进行IP核的测试壳优化,用于缩短最长扫描链长度,减少单个IP核的测试时间;在此基础上进行TAM结构的蚁群优化,通过算法迭代逼近测试总线的最优划分,从而缩短SoC测试时间.对ITC2002基准SoC电路进行实验的结果表明,该方法能有效地解决SoC测试优化问题.

一种邻近层资源共享的三维堆叠存储器内建自修复策略

在摩尔定律面临终结的趋势下,三维集成电路技术被认为是继续提升集成电路性能和集成度的重要技术途径之一.由于采用堆叠的结构,三维集成电路适用于高密度以及异质集成应用领域.存储器是高密度集成电路的典型代表,是三维集成电路的重要应用方向之一.三维存储器技术可同时提高存储密度与访存通路带宽,是解决"存储墙"问题的一种可行技术途径.然而,由于存储器件尺寸的微缩,存储阵列中的故障存储单元数量呈增加趋势.对存储器产品,基于冗余存储资源的内建自修复技术是提高其可靠性的重要方法.三维存储器的层与层之间可通过硅通孔等技术实现互连,使得垂直方向上的冗余资源共享成为可能,从而改善三维存储器的可靠性.该文提出一种邻近层共享冗余的三维存储器修复策略,用以提高现有三维存储器内建自修复技术的故障修复能力.该策略不会引发死锁现象,具有良好的冗余资源利用率和较小的硅通孔面积代价.仿真结果表明,与已有的结对冗余策略相比,该文所提出的冗余共享策略具有更高的故障修复率,且故障修复率不随存储器层数的增加而显著下降,更适用于大规模三维存储器.

嵌入式软件仿真测试平台的建模环境设计

从嵌入式软件仿真测试平台的建模环境的特点出发 ,分析了嵌入式软件仿真测试平台中建模环境的功能和结构 。

Wright语言的实时扩展

Wright是一种适合于对具有并发特性的系统进行仿真建模的著名体系结构描述语言。文章针对Wright语言对实时性描述支持的不足,利用TCSP对其进行了行为语义的扩展,增强其对具有实时并发特性的系统进行建模的能力。利用扩展后的Wright语言,在系统开发的早期即可对系统的活性、安全性等时间相关的特性进行模型检验。

一种峰值功耗约束下的SoC蚁群测试调度算法

基于扫描链技术的SoC芯片测试可产生比正常使用模式下更大的功耗,这将会对器件可靠性产生不利影响,故在测试时需要将芯片测试功耗控制在允许峰值功耗之下.文中采用蚁群优化思路设计SoC测试调度算法,用于在峰值功耗和TAM总线最大宽度约束下降低SoC测试时间.实验结果表明,本方法优于先前已发表的相关方法.

基于MISEP算法的瞬时混合模型非线性电路的信噪盲分离

针对非线性电路信噪分离问题,提出基于互信息的信噪盲分离算法,用以对非线性电路的测量信号进行补偿.首先面向瞬时混合模型下的非线性电路,将用于计算分离信号的模块与用于调整参数的模块进行反馈级联,构造多层感知机网络;然后采用含随机噪声的电路测量数据,以最小互信息为目标对该网络进行训练,直至代价函数值收敛于预设的误差范围;最后利用训练好的网络进行非线性电路盲源分离问题的解算.对前非线性电路、后非线性电路和单级放大器的实验结果表明,该算法分离出的信号和噪声在时域波形和功率谱特征方面均与输入相符.

基于TCSP的实时软件体系结构描述语言的实现

在分析现有软件体系结构描述语言在实时应用中不足之处的基础上,介绍了一种新的实时软件体系结构描述语言——RTADL的实现机制。该语言将TCSP和XML相结合,在保证可扩展性的基础上,可满足大型实时软件体系结构规格中对实时和并发特性说明的要求。

逻辑电路动态老化试验的输入矢量选择方法

针对逻辑电路动态老化试验的输入矢量优化问题,提出一种用于实现被测芯片的自加热能力的输入矢量优化选择方法.该方法采用转换故障模型,利用ATPG手段生成备选的输入矢量集合;为提高功耗权重计算的精确性,对不同类型的门电路在不同输入组合情况下的功耗权重进行了分析;根据逻辑仿真结果,引入功耗权重指标来描述在不同矢量组合输入条件下被测电路的功耗;以哈密尔顿回路为模型,采用遗传算法在功耗权重的引导下进行优化输入矢量序列的选取.在ISCAS’85基准电路上的实验数据表明,文中方法选取的输入矢量序列可在保持较高电路功耗的同时有效地减少电路中无跳变节点的数量,起到了功耗均匀化的效果.

一种集成电路静态老化测试的输入矢量选取方法

在集成电路静态老化测试中,对被测电路持续施加特殊的固定测试矢量,使被测电路产生较大的漏电功耗,有利于其早期失效的发生,获得更好地老化效果.提出一种产生最大漏电功耗的测试矢量选取方法.在被测电路中设置合适的固定故障,通过ATPG方法获取较小的备选测试矢量集合.基于门电路的故障相关输入状态,设计了一种度量指标,可用于辅助在备选测试矢量集合中搜索目标矢量.该度量指标与电路漏电功耗总体上为正相关关系,可有效降低误选测试矢量的风险.

波动动态差分逻辑RISC-V CPU芯核的功耗抑制技术研究

差分功耗分析(DPA)攻击不仅威胁加密硬件,对加密软件的安全性也构成严重挑战。将波动动态差分逻辑(WDDL)技术应用在RISC-V指令集的处理器芯核上可减少功耗信息的泄露。但是,WDDL技术会给电路引入巨大的功耗开销。该文针对基于WDDL的RISC-V处理器芯核提出两种功耗抑制方法。虽然随机预充电使能技术与指令无关,而预充电使能指令技术需要扩充指令集,但这两种方法都是属于轻量级的设计改进。仿真结果表明,采用了随机预充电使能技术和预充电使能指令技术的Rocket芯核的电路功耗分别是原始的WDDL Rocekt芯核功耗的42%和36.4%。

软件测试过程中的参与方关系分析

针对典型的第三方测试和内部测试情形进行建模,重点分析测试过程中参与方的合作关系问题.通过混合策略的贝叶斯纳什均衡给出第三方测试过程适用条件,采用沙普利值对参与方合作可能性进行探讨.根据内部测试与第三方测试过程的内在差别,利用重复博弈方法对其进行分析,提出了软件测试过程博弈分析的基本研究过程框架.

基于Logistic映射的混沌随机数发生器研究

分析了Logistic映射的混沌特性以及有限精度实现导致的特性退化问题,采用线性反馈移位寄存器LFSR生成m序列对混沌映射施加扰动的方法设计实现了混沌伪随机数发生器,针对不同实现精度分析硬件资源消耗情况,并对产生的序列采用美国国家标准与技术研究院(NIST)所颁布的SP800-22标准进行测试并分析了随机性能.结果表明,产生序列具有良好的随机特性,并且扰动间隔和扰动幅度的变化对有效克服有限精度效应影响显著.

一种数字中频上变频器的设计与实现

基于家庭网络核心SOC平台,文章设计并实现了一种专用的数字中频上变频器;在系统级,利用系统建模工具MATLAB,完成了数字上变频器的行为建模及其功能划分;在电路级,完成了数字上变频器中主要功能模块的VLSI实现及其功能仿真。最后,搭建了基于XILINXVIRTEXIIXC2V1000-4FG256FPGA的家庭网络无线通信系统验证平台,验证了数字中频上变频器的功能,实现了家庭网络的无线通信协议。

家庭网络中数字下变频器的设计与实现(英文)

基于经典的系统设计流程,设计并实现了一种应用于家庭网络核心SoC平台中无线通信系统接收机的专用数字中频下变频器。在系统级,利用系统建模工具MATLAB,完成了数字下变频器的行为建模及其功能划分;在电路级,完成了数字下变频器中主要功能模块的VLSI实现及其功能仿真。考虑到系统实现的复杂性及其硬件资源,对于数字滤波器,采用CSD和RAG等优化策略;对于数控振荡器,采用一种新型的结合LUT和CORDIC算法优点的混合算法实现方案。最后,搭建了基于XilinxVirtexIIXC2V1000-4FG256FPGA的家庭网络无线通信系统验证平台,完成了数字中频下变频器的功能验证。