MOSFET热载流子退化/寿命模型参数提取

基于 MOSFET热载流子可靠性物理 ,并结合电应力条件下热载流子退化特征量ΔIds/Ids0 、Isub等实测数据的拟合处理 ,发展了可表征退化物理意义的衬底电流与退化 /寿命参数提取模型 ;进而由自动测试 ATE与 CAD技术相结合的监测系统 ,实现了载流子速度饱和临界电场Ecrit、有效导电长度 LC和寿命因子 H、m、n提取 .实验研究结果表明 ,模型及提取参数合理可信 ,并可进一步应用于 MOSFET及其电路的退化

短沟道MOSFET解析物理模型

本文基于修正的二维泊松方程导出了适用于深亚微米MOSFET的阈值电压解析模型,并进而通过反型区电荷统一表达式并考虑到载流子速度饱和、DIBL、相关迁移率、反型层电容和沟道长度调制等主要小尺寸与高场效应,最后得到了较为准确、连续和可缩小的漏极电流模型.模型输出与华晶等样品测试MINIMOS模拟结果较为吻合。

CMOS单片集成恒带宽放大模块

基于电流模式信号处理技术和电流跟随器、CMOSAB类放大器、反相电流镜等理论模型，并有赖于特别的版图设计与一系列先进的3μm硅栅CMOS单片化集成技术，已经获得了一种具有300kHz～1MHz恒带宽、0～20dB可调增益、5．6mW功耗的新型集成模块，该功能块突破了放大器增益带宽积为常数的传统约束，并可用于系统集成、生物电子学、智能功率集成电路（SPIC）与模拟信息处理诸电子学领域．

VLSI／ULSI可靠性的监测与模拟

论述分析了现代ＶＬＳＩ／ＵＬＳＩ电路可靠性监测与模拟技术的研究进展、应用趋势以及相关的新型监测分析技术，并讨论了其研究设计与发展方向。

一种增益可调CMOS恒带宽单片放大器

基于电流跟随器和负反馈原理，并结合电流镜像与虚地技术，得到了一种具有不依赖于闭环电压增益的１２０ｋＨｚ～８ＭＨｚ恒定带宽，增益０～６０ｄＢ可调，最高稳定工作频率５ＭＨｚ，功耗５．２ｍＷ的高性能ＣＭＯＳ放大器，其ＳＰＩＣＥ模拟表明，该放大器电气性能优越，模拟结果与理论分析比较吻合；可采用３～５μｍ硅栅ＣＭＯＳ工艺技术单片化集成实现，并可望用于宽带视频放大等模拟信号处理领域。

优质高阻异型厚层硅外延IGBT材料n^—／n^＋／p^＋

我们的实验研究结果表明，已经在ｎ＾－／ｎ＾＋／ｐ＾＋的纵向电气与几何参数的最佳理论设计、关键的工艺生长技术和缺陷控制诸主要方面取得了进展，并因此制备了２＇＇－３＇＇１００μｍ厚度的高阻异型镜面硅外延片，且将其成功应用于１３００Ｖ／２０Ａ高性能ＩＧＢＴ的研制。

1300V/20A绝缘栅双极晶体管IGBT

基于理论概括与实验研究,已经在N^-/N^+/P^+外延基片上获得了1300V/20A高性能IGBT;并进而指出了实现该器件互相关联的关键技术。它们分别是:优质厚层低缺陷密度异型硅外延材料的工艺制备,器件纵横向几何结构及工作参数的准确量化,和通过叠加组合形成的复合高压终端结构。

1300V、1600V高压IGBT的实现

本文基于理论分析和实验研究,分别在n^-/n^+/p^+外延和硅单晶基片上实现了1300V及1600V高压IGBT;并进而证实了获得高压IGBT相互关联的关键技术——器件纵向横向几何结构及工作参数的准确计量优化,低缺陷密度高性能厚层硅材料的工艺生长技术,和复合高压终端结构的叠加组合形成。

ps脉冲传输线的多容性负载阻抗匹配模型和计算

指出提高微带横截面取样速率的关键问题是传输线多容性负载阻抗匹配,根据分布参数理论和微波传输线理论,提出局部匹配模型,推导出阻抗匹配计算公式。数值模拟和电路仿真结果表明,局部补偿匹配法对不同工作频率下的多负载电容ps脉冲传输线均可进行较好的补偿,传输线上的各点取样波形失真度很小,补偿效果明显,可以提高微带横截面取样速率。

光脉冲光纤周期复制技术研究

针对常用的多路高速光脉冲复制系统可能的实现形式进行了研究,根据各种应用中所需的插入损耗、输出脉冲周期性与功率稳定性等性能要求,对多种光纤光脉冲复制结构的特点进行了分析比较。通过对各种结构的输出脉冲功率、周期性及其影响因素的理论分析,论述了使各种结构的输出脉冲优化的可能性与方法。指出了有源循环式光纤延迟脉冲复制器适合于产生重复周期准确、输出功率大的光脉冲序列。

高速CMOS预放大-锁存比较器设计

基于预放大-锁存理论,提出了一种带1级预放大器的高速CMOS锁存比较器电路拓扑 结构;阐述了其传输延迟时间、回馈噪声和输入失调电压的改进方法。采用典型的0.35μm／3.3 V 硅CMOS工艺模型,通过Cadence进行模拟验证,得到其传输延迟时间380 ps,失调电压6.8 mV, 回馈噪声对输入信号产生的毛刺峰峰值500μV,功耗612μW。该电路的失调电压和回馈噪声与带 两级(或两级以上)CMOS预放大锁存比较器的指标相近,且明显优于锁存比较器。其功耗和传输 延迟时间介于两种比较器之间。该电路可用于高速A／D转换器模块与IP核设计。

基于高速肖特基二极管的100 ps瞬态取样门设计与仿真(英文)

皮秒级瞬态取样门主要应用于激光聚变实验和高能物理实验中,对单次高速脉冲进行实时取样。提出了一种新颖的基于肖特基二极管桥的平衡取样门,给出其模型和具体电路设计。电路仿真结果表明,对称的选通设计保证了选通脉宽为100 ps时,取样间隔也为100 ps,取样门带宽为4.4 GHz,可应用于多路超短激光脉冲取样。

VLSI/ULSI可靠性的监测与模拟

论述了ＶＬＳＩ／ＵＬＳＩ可靠性的监测与模拟领域的技术背景、研究特点、技术进展与现代监测分析技术，并进而讨论了ＶＬＳＩ可靠性工程技术发展趋势。

Si_(1-x)Ge_x/Si应变材料的生长及热稳定性研究

利用分子束外延 ( MBE)技术生长了 Ge组份为 0 .1～ 0 .46的 Si1-x Gex 外延层。X射线衍射测试表明 ,Si Ge/Si异质结材料具有良好的结晶质量和陡峭界面 ,其它参数也可准确控制。通过 X射线双晶衍射摇摆曲线方法 ,研究了经 70 0°C、80 0°C和 90 0°C退火后应变 Si Ge/Si异质结材料的热稳定性。结果表明 ,随着退火温度的提高 ,应变层垂直应变逐渐减小 ,并发生了应变驰豫 ,导致晶体质量退化 ;且 Ge组分越小 ,Si1-x Gex 应变结构的热稳定性越好 ;

SiGe MOS器件SiO_2栅介质低温制备技术研究

为了获得电学性能良好的 Si Ge PMOS Si O2 栅介质薄膜 ,采用等离子体增强化学汽相淀积 (PECVD)工艺 ,对低温 30 0°C下薄膜制备技术进行了研究。实验表明 ,采用适当高温、短时间对PECVD薄膜退火有助于降低薄膜中正电荷密度和界面态密度。该技术用于 Si Ge PMOS研制 ,在30 0 K常温和 77K低温下 ,其跨导分别达到 45m S/mm和 92 .5m S/mm(W/L=2 0 μm/2 μm)

一种用于10位100 MSPS流水线A/D转换器的CMOS线性采样开关

分析了影响CMOS模拟开关性能的主要因素,针对10位100MHz采样频率A/D转换器对输入信号动态特性的要求,设计了一种适合在3.3V电源电压下工作的CMOS全差分自举开关采样电路。基于0.35μm标准CMOS数模混合工艺,在Cadence环境下采用Hspice对电路进行了模拟。模拟结果显示,其无杂散动态范围达到95dB,满足了A/D转换器采样保持电路对输入信号高动态范围的要求,也保证了电路的可靠性。

一种抗热载流子退化效应的新型CMOS电路结构

本文在分析MOSFET衬底电流原理的基础上 ,提出了一种新型抗热载流子退化效应的CMOS数字电路结构 .即通过在受热载流子退化效应较严重的NMOSFET漏极串联一肖特基二级管 ,来减小其所受电应力 .经SPICE及电路可靠性模拟软件BERT2 .0对倒相器的模拟结果表明 :该结构使衬底电流降低约 5 0 % ,器件的热载流子退化效应明显改善而不会增加电路延迟 ;且该电路结构中肖特基二级管可在NMOSFET漏极直接制作肖特基金半接触来方便地实现 ,工艺简明可行又无须增加芯片面积 .

一种低压低功耗CMOS ULSI运算放大器单元

基于新型的折叠电流镜负载PMOS差分输入级拓扑、轨至轨(Rail-to-Rail)AB类低压CMOS推挽输出级模型、低压低功耗LV/LP技术和Cadence平台的实验设计与模拟仿真,采用2μmP阱硅栅CMOS标准工艺,得到了一种具有VT=±0.7V、电源电压1.1～1.5V、静态功耗典型值330μW、75dB开环增益和945kHz单位增益带宽的LV/LP运算放大器。该器件可应用于ULSI库单元及其相关技术领域,其实践有助于CMOS低压低功耗集成电路技术的进一步发展。

电容式微加速度计开环模式的非线性模型

针对当前电容式微加速度计量程不高、开环模式非线性误差大的特点,根据力学理论和电路读出原理,并基于非线性特性中最大可测量加速度、初始工作点和吸合点与动定电极间距d的变化规律,提出了电容式微加速度计非线性模型.模型指出,随着输出电压的增加,可测量加速度近似成线性增加,在靠近最大可测量加速度αmax时斜率增大,其后随输出电压的增加而减小至吸合点;αmax由d和微结构梁弹性常数与质量之比λ决定,且d的作用优于λ;d在小于初始工作点时加速度计不能工作,该点由传感头参数η决定,且η的最佳取值范围为1×1019～2×1019,此时准静态条件下吸合点大于整个动电极行程的95%.该模型的提出对开环式加速度计的非线性误差纠正提供了理论支持,对加速度计的结构设计具有参考价值.

80MSPS双采样0.34μm硅CMOS开关电容滤波器

基于双采样和电荷守恒原理 ,并为实现从s到z域准确的双线性变换 ,本文提出了一种新颖的开关电容基本组态 ,进而组构了五阶椭圆低通滤波器 .该滤波器应用典型 0 .34μm/ 3.3V硅CMOS工艺模型进行设计仿真 ,获得了 80MHz采样率、1 7.8MHz截止频率、0 .0 5 2dB最大通带纹波、4 2 .1dB最小阻带衰减和 74mW静态功耗的模拟测试结果 .同时 ,该双采样拓扑结构突破了滤波器受运放单位增益带宽和转换速率的传统约束 ,有效地改善了其高频应用性能 .这一结构已经应用于 1