门阵列CAD软件的设计

一、前言应用门阵列是用户开发自己电路的良好方法之一。目前,门阵列的生产已走在应用的前面。骊山微电子公司已研制成CMOS 门阵列电路。由于门阵列的诸多优点,用它设计电路时CAD 要处理的信息量比一般的专用设计少得多,故在已大量普及了的微机系统上开发一套门阵列CAD 工具是很有价值的。经过在IBM/PC-XT 微机系统上作的初步尝试。

基于状态机的SDRAM控制器的设计与实现

现代计算机的基本框架仍是以冯·诺伊曼结构为基础,以中央控制单元和存储指令/数据的存储器之间的通信为支撑的。同步动态随机存储器(即SDRAM)与静态RAM相比具有容量大,成本低的优势;与传统异步DRAM相比其速度更快,所以得到了越来越广泛的应用。因此以简化主机对SDRAM访问为主要任务的SDRAM控制器的设计就变得更加重要。论文提出了一种基于状态机的SDRAM控制器的设计思路与实现,并通过了FPGA验证,完全达到系统的功能和速度要求。

可重构计算技术及其发展趋势

可重构计算技术结合了通用处理器和ASIC两者的优点 ,能够提供硬件功能的效率和软件的可编程性。对可重构计算技术的基本概念以及特征分类概要介绍的基础上 ,较为详细地介绍了目前的一些典型研究成果 。

多核多线程结构线程调度策略研究

片上多校多线程(CMT)结构兼具了片上多处理(CMP)和同时多线程(SMT)结构的优势,支持片上所有处于执行状态的线程每周期并行执行,导致核内与核间硬件资源共享和争用问题。该文在阐述CMT结构的资源共享特征并简要介绍SMT线程调度发展状况的基础上,主要围绕以减少资源争用为目标的线程调度策略和资源划分机制等热点,分析其研究现状,论述已有策略在处理这些问题上的优缺点,并探讨了可能的研究发展方向。

构建计算机科学与技术专业公共核心课程

《高等学校计算机科学与技术专业战略研究报告暨专业规范(试行)》提出了计算机科学与技术专业教育按方向实施规格分类培养的方案.为了推进其实施,本文从学科专业的公共基础出发,构建了一组四个方向公共的核心课程,形成对各个方向核心知识单元的部分覆盖,它们可以作为本专业教学计划中的学科专业核心课程基础平台,利用这些课程作基础,给出了各个专业方向的课程体系示例.

数字信号处理器(DSP)结构设计及发展趋势

高速信息化的时代需要更高性能的数字信号处理器(DSP),以满足网络通信和3G移动通信等方面的要求。该文分析了早期DSP处理器的结构特点和当今最先进的体系结构,结合应用背景着重探讨了不同DSP体系结构和它们各自的优势和劣势,在研究了数字信号处理新应用领域的特点后,根据今后的半导体制造工艺和微处理器体系结构设计的发展,指出了DSP处理器在微结构设计方面的发展趋势。

多核、多线程处理器的低功耗设计技术研究

随着微处理器设计技术和半导体制造工艺的进步,芯片的规模和复杂度急剧增大,超高的功耗密度时系统稳定性造成很大影响,功耗壁垒已经成为提升微处理器性能的最大障碍。本文介绍了低功耗设计的基本原理、研究内容、设计方法,分析了CMP和SMT体系结构的功耗需求和特性,讨论了不同的功耗优化策略在两种体系结构下的适用程度以及对性能造成的影响。针对多核、多线程体系结构,着重从系统级、结构级和电路级等不同抽象层次时典型的功耗优化技术做了讨论。最后,展望了未来微处理器低功耗设计技术的发展趋势。

“龙腾~RR2”微处理器流水线的设计及优化

32位RISC微处理器“龙腾R2”是西北工业大学航空微电子中心2005年设计的一款自主知识产权的嵌入式微处理器。采用PowerPC体系结构，六级流水线，具有独立的数据Cache和指令Cache。文章介绍“龙腾R2”处理器流水线的设计思想以及优化方案。重点介绍流水线中相关的解决方案、精确异常的实现以及流水线中指令预取级的设计与实现等。

32位嵌入式RISC微处理器的设计

NRS4000微处理器是西北工业大学航空微电子中心设计的32位嵌入式RISC微处理器，在指令系统级与Intel的80960KA完全兼容，具有自主版权，规模约30万等效门．在微体系结构上采用了RISC核心结构，提出了一种基于核心RISC微操作的设计方案，具有简单、通用、灵活的特征，而且为处理器开发更细粒度的并行性提供可能．结合多执行部件、流水执行和乱序执行等先进技术，使得NRS4000既实现了与80960KA的指令系统兼容，又在微体系结构上具有很好的可扩展性．着重讨论了它的RISC核心结构的设计思想和设计实现．NRS4000微处理器的设计采用MentorGraphics工具，用VHDL语言描述、模拟和综合．

手机用TFT-LCD驱动芯片内置SRAM的研究与设计

内置单端口SRAM是单片集成的TFT-LCD驱动控制电路芯片中的重要模块,主要功能是存储CPU送来的一帧画面的显示图像数据以及输出数据到显示单元,其主要性能指标是存储速度和消耗功率。文章讨论了内置SRAM的分块存储结构,阐述了SRAM存储单元的设计方法。在预充电路的设计中采用了分块预充机制,既节省了功耗又保证了预充时间,同时提出了预充时位线电荷再利用设计方案,使得预充电功耗降低了1/2左右。采用0.25μmCMOS工艺设计并实现了TFT-LCD驱动控制电路芯片中的SRAM模块,其容量为418kbits。NanoSim仿真结果表明,SRAM存储单元的读写时间小于8ns,当访存时钟频率为3.8MHz时,静态功耗为0.9mW,动态功耗小于3mW。

一种嵌入式MPU指令译码器设计

针对与 Intel系列微处理器兼容的嵌入式微处理器单元 (MPU) ,讨论其译码器的设计问题。通过分析比较两种可行的读入方案 ,择优选用了在状态机控制下的指令读入机制 ,并设计了具有 8个状态的状态机来控制指令读入 ,实现了复杂指令简单化的目的。采用表格技术将译码器与微程序的设计分离。译码器位于 MPU指令流水线的中部 ,其输出队列的长度影响 MPU的性能 ,文中近似采用 M/ M/ 1 / K排队系统的分析方法 ,确定了输出队列长度。译码器与 MPU的其它部分联调完成后 ,使用具有实际意义的应用程序进行测试的结果表明 ,该译码器的设计是合理有效的。

基于FPGA异步FIFO的研究与实现

通过分析异步FIFO的结构和关键技术,以减少电路中亚稳态出现概率为主要目的,提出了一种有效实现异步FIFO的设计新方法。结合FPGA对设计的异步FIFO进行了验证并针对两种FIFO模型做了性能比较,结果表明该设计大大提高了工作频率和资源利用率。

单片多处理器的研究

单片多处理器结构支持较高线程级的并行,能显著提高性能。介绍了单片多处理器的结构,对一些结构模型和实际的商用处理器进行举例,并对关键技术进行了研究分析。

32位RISC微处理器FPGA验证平台设计与实现

微处理器的验证工作是一项复杂而重要的工作。针对传统的FPGA验证在板级验证过程中存在不能快速定位错误和调试方法单一等问题,同时结合“龙腾R2”微处理器的验证需求,设计了“龙腾R2”微处理器的FPGA验证平台,在该验证平台上成功进行了指令和VxWorks操作系统的测试。实践表明该验证平台大大缩短了验证周期,整个验证平台原理清晰,结构简单,扩展灵活、方便。

基于SIMD技术的图像卷积处理器体系结构研究

SIMD处理机特别适合于要求大量高速向量或矩阵计算的场合,数据缓存系统和对准网络是它的关键部件。而图像卷积是图像处理技术中最基本也是最重要的一项技术,文章根据数字图像的卷积定理对数字图像的卷积运算进行了分析,在此基础上提出了一种基于SIMD处理机的可变卷积模板的图像卷积处理器的体系结构。该处理器内部包含有接口部件、控制部件、数据缓存系统、对准电路和执行部件等。它的极高效率的数据缓存系统和对准电路成为该处理器最有特色的部分,它从根本上解决了图像卷积中的数据复用带来的CPU重复访问主存储器的问题。实现了3×3、5×5、7×7、9×9、11×11、13×13和15×15卷积模板的图像卷积运算的变换而无需另行更改硬件电路的特点。最后,对这个图像卷积处理器体系结构的性能进行了缜密的分析。

32位RISC中存储管理单元的设计

多任务处理要求在处理器中集成片上的存储管理单元 ( MMU) ,支持虚拟存储管理 ,通过硬件 MMU把虚地址转换成物理地址。提出了 32位超标量 RISC微处理器的 MMU体系结构 ,论述了逻辑地址到物理地址转换的 3种机制以及相应的存储保护和异常处理 ;着重讨论 TLB( Translation Lookaside Buffer)的设计原则 ,并对其 3种设计结构进行分析比较 ,优化了 TLB的组织结构 ;给出了 MMU的组成、数据通路、控制通路 ,解决了速度瓶颈 ,满足了芯片的设计要求。整个芯片用 TSMC 0 .2 5μm工艺实现 ,芯片面积为 5 mm× 5 mm,主频为 66MHz。

龙腾C1微处理器的功能验证

微处理器的功能验证是一项复杂而重要的工作。文章在进行龙腾C1微处理器的功能验证时,针对其指令集的特点,将指令集分为运算类和非运算类两种。根据两种指令各自不同的特点,文章分别提出了使用嵌入汇编语言的C语言参照模型和使用基于真实处理器执行结果的TRACE文件参照模型。在参照模型基础之上,实现了仿真结果的自动检查和基于覆盖率的分析。同时,为了加速仿真验证的速度,使用了FPGA验证平台进行功能验证,可以运行操作系统级的测试程序。

一种嵌入式FPU的设计与实现

本文介绍了自主设计实现的浮点部件ＮＲＳＦＰＵ（Ｎｏｒｔｈｗｅｓｔｅｒｎ Ｐｏｌｙｔｅｃｈｎｉｃａｌ Ｕｎｉｖｅｒｓｉｔｙ ＲＩＳＣＳｙｓｔｅｍ′ｓＦｌｏａｔｉｎｇ Ｐｏｉｎｔ Ｕｎｉｔ）．为了优化设计规模和速度，在体系结构设计中采用了有效策略，并给出了ＮＲＳＦＰＵ 中复杂运算指令流程的设计．通过布局布线后的结果看出，该设计规模小，速度高。

基于片上网络的系统芯片测试研究(英文)

文章介绍了基于片上网络对系统芯片进行测试的原理和实例,这是一种新的设计方法。首先讨论了未来系统芯片存在的各方面测试挑战,并提出了基于片上网络结构的解决方案。其次,在OSI网络堆栈参考模型的基础上,提出了面向测试的片上网络协议堆栈以及对应的测试服务。最后,介绍了基于片上网络的模块化测试方法。