芯粒互连测试向量生成与测试方法研究

基于芯粒的2.5D和3D集成系统产品都具有大量的芯粒间互连,不可避免地会出现各种制造缺陷,互连测试对于提高2.5D和3D集成系统产品规模生产过程中的质量和产量至关重要。在研究传统的I-ATPG和真/补测试算法等互连测试方法的基础上提出了一种新的代码字编码方法,只需要4个代码字即可对所有矩形网络和六角网络进行代码字编码。设计了一种基于IEEE1838标准的芯粒集成系统测试架构,给出了一种典型的双芯粒互连电路并进行了测试和仿真验证,以系统性地介绍芯粒间互连测试技术。

基于新型BIST的LUT测试方法研究

针对FPGA内部的LUT资源覆盖测试,提出一种新型BIST的测试方法。通过改进的LFSR实现了全地址的伪随机向量输入,利用构造的黄金模块电路与被测模块进行输出比较,实现对被测模块功能的快速测试,并在Vivado 2018.3中完成了仿真测试。通过ATE测试平台,加载设计的BIST测试向量,验证结果与仿真完全一致,仅2次配置即可实现LUT的100%覆盖率测试。此外,还构建了LUT故障注入模拟电路,人为控制被测模块的输入故障,通过新型BIST的测试方法有效诊断出被测模块功能异常,实现了准确识别。以上结果表明,该方法不仅降低了测试配置次数,而且能够准确识别LUT功能故障,适用于大规模量产测试。

大规模芯片内嵌存储器的BIST测试方法研究

随着大规模芯片的块存储器(block random access memory,BRAM)数量不断增多,常见的存储器内建自测试(memory build-in-self test,Mbist)方法存在故障覆盖率低、灵活性差等问题。为此,提出了一种新的基于可编程有限状态机的Mbist方法,通过3个计数器驱动的可编程Mbist控制模块和算法模块集成8种测试算法,提高故障覆盖率和灵活性。采用Verilog语言设计了所提出的Mbist电路,通过Modelsim对1 Kbit×36的BRAM进行仿真并在自动化测试系统上进行了实际测试。实验结果表明,该方法对BRAM进行测试能够准确定位故障位置,故障的检测率提高了15.625%,测试效率提高了26.1%,灵活性差的问题也得到了很大改善。

基于顺序等效采样的DAC测试方法设计

当前数模转换器(DAC)测试面临不能兼顾采样精度与采样速率的问题,测试时通常只能二者选其一,随着DAC器件的发展,常规测试系统不能满足当前测试领域需求。针对采样速率提升导致系统噪声提高,最终使采样系统有效分辨率恶化的问题,在分析对比了当前采样技术和系统噪声影响的基础上,提出了基于顺序等效采样的DAC测试方法。该方法将高频的原始信号在时间域上展开,其核心是制造采样周期与输入信号的周期的固定频差以进行分周期采样。对采样时钟抖动对系统有效位数的影响进行分析,确定了系统的最大时钟抖动,根据被测信号周期特征设计了测试系统的采样结构与周期。并对一款16bit、500MHz输出的DAC进行了测试,其结果与传统外挂频谱仪的测试结果进行对比。对比结果表明两次实验获得的频谱特征一致,采用本文设计的测试系统获得的测试结果得到了约4dBc无杂散范围提升,约3dBc双音交调参数提升,证明基于顺序等效采样DAC测试方法的有效性。

基于DSP的异步电机变频调速系统设计与应用

介绍了用于电机控制的芯片最新发展状况。讨论了基于TMS320F2812的异步电机变频调速系统在空压机控制中的硬件设计。详细介绍了各部分硬件电路的实现。通过实践表明,该系统有较高的灵活性和稳定性,适合于复杂的无传感器矢量控制和直接转矩控制算法的实现。

基于测试系统的FPGA测试方法研究

FPGA已经成为当今数字化系统硬件设计的核心,全球90%以上的嵌入式系统设计工程师正在使用FPGA进行着各种各样的设计。FPGA的快速发展,为测试厂商带来了新的机遇和挑战,针对FPGA的各种创新测试技术和解决方案不断问世。文章介绍FPGA配置方法,着重介绍了利用测试系统(ATE)直接配置和基于CPLD+FLASH的FPGA配置方法,介绍了FPGA配置模式选择和配置代码生成方法,并以Virtex-II FPGA为例,详细讲述了FPGA配置与测试过程。

FPGA测试压缩技术研究

随着FPGA规模不断增大,配置码越来越大,配置时间也越来越长,因此降低测试时间、提高测试效率具有十分重要的意义。主要从位流压缩和向量加载角度出发,研究了基于多帧写FPGA位流压缩、基于ATE的X模式和Multiport方式的测试压缩等多种测试压缩方法。以Xilinx公司Virtex-5系列FPGA-XC5VLX155T为例进行了测试验证。测试结果证明,采用测试压缩方法可使单颗FPGA的测试时间至少节省25.5 s,这些方法可大大降低对测试系统向量空间的需求,缩短FPGA的测试配置时间、提高测试效率,同时对其他类型数字电路的测试也有借鉴作用。

基于ATE的FPGA测试

随着集成电路技术的飞速发展,FPGA的应用越来越广泛,其测试技术也得到了广泛重视和研究[1]。文章简要介绍了FPGA的发展及其主要组成部分,提出了一种用ATE对FPGA进行测试的方法和具体测试流程。以一段Xilinx XC3042的真实配置数据为例详细描述了Intel HEX文件格式,以及将其转换成二进制配置码的方法,并介绍了FPGA的配置码格式和配置数据长度的计算方法。然后,以外设配置模式为例,通过XC3042的配置电路原理图和配置时序详细描述了FPGA的配置原理;最后给出了采用ATE(Automatic Test Equipment)-J750对FPGA的配置与测试过程,为FPGA的通用测试提供了一种切实可行的有效方法。

基于ATE的可编程逻辑器件测试方法

集成电路发展模式已从软编程、硬编程到软硬双编程方向发展,可编程器件已成为时代主流,对可编程器件的测试需求越来越多。首先介绍了可编程器件的概念和分类,然后针对目前主流的自动测试设备(ATE)做了介绍,接着详细描述了各种可编程器件的测试方法。该方法具有较强的通用性,可广泛应用于各种PLD、PROM、CPLD、FPGA等可编程器件的测试,对于实现可编程器件的产业化测试具有一定意义。

基于TMS320F2812的异步电机变频调速系统设计与应用

针对空压机中大功率异步电机费电问题,为实现节能需对电机变频调速。文中介绍了用于电机控制的芯片的最新发展状况,讨论了基于TMS320F2812的异步电机变频调速系统在空压机控制中的硬件设计,介绍了各部分硬件电路的实现。通过电压空间矢量方法实现了对异步电机的变频控制。实践表明,该系统有较高的灵活性和稳定性,适合于复杂的无传感器矢量控制和直接转矩控制算法的实现。

芯粒测试技术综述

随着半导体工艺的发展,芯片工艺提升愈发困难,摩尔定律日趋放缓,而芯粒集成技术促进了多芯片封装的发展,有效地延续了摩尔定律。以2.5D、3D集成为主的芯粒异构集成芯片的测试方法与传统2D芯片测试有所不同,带来一些新的测试挑战。从当前芯粒测试的挑战分析入手,介绍了芯粒互联标准、互联测试和基于不同测试访问标准的可测性设计(DFT)方法,着重阐述各方法的优缺点以及相互之间的联系与区别,旨在帮助读者对芯粒测试技术进行系统性了解。

基于内建自测试电路的NAND Flash测试方法

随着NAND Flash在存储器市场中的占比与日俱增,对NAND Flash的测试需求也越来越大。针对NAND Flash存储器中存在的故障类型进行讨论,并对现有测试算法进行分析,为提高故障覆盖率以及降低测试时间,对现有的March-like测试算法做出改进,改进算法比March-like算法的故障覆盖率提高了16.7%,测试时间减少了30%。完成存储器内建自测试(MBIST)电路设计,设计了FPGA最小系统板并进行板级验证,结果验证了MBIST电路以及改进的测试算法的可行性。

基于V93000的现场可编程门阵列测试时间优化方法

对于现场可编程门阵列FPGA,测试配置时间远大于加测试向量的时间,为实现FPGA快速配置测试,本文提出了一种FPGA测试时间优化方法:采用Advantest公司V93000自动测试设备,通过在一个周期内加载4行配置向量对电路配置比特流的测试时间进行优化(即4X配置方式),并结合FPGA多帧写位流压缩方法对电路测试配置的编程加载时间进行优化;以Xilinx公司Virtex-7系列FPGA-XC7VX485T为例进行了测试验证,测试数据表明:采用V93000SoC测试系统的4X配置方式,FPGA的单次配置时间减少了74.1%;为了满足量产测试对于测试时间的要求,进一步提出V93000的4X配置方式与FPGA的位流压缩相结合的方法,FPGA的单次配置时间由1.047s减少到47.834ms,测试时间压缩了95.5%.该方法有效减少了FPGA单次测试时间,提高了在系统配置速度.

一种基于神经网络的THD参数快速估计算法

模数转换器(ADC)测试主要包括静态参数和动态参数两个测试过程。随着性能的提升,ADC的测试复杂度和成本也急剧增加。替代测试,即通过分析两类参数间的关系来实现一个测试过程得到两类参数,已被证明是降低ADC测试复杂度和成本的主要方案之一。本文通过构建基于人工神经网络的参数预测模型来实现替代测试,模型以总谐波失真为预测目标,以静态性能参数为输入特征。针对高维的ADC非线性曲线,文章结合统计分析和主成分分析设计了专用的特征提取方法,在降低特征维度的同时尽可能地减少了信息损失。模型在测试集上的预测结果与参考值的均方误差和拟合优度分别达到了1.15 dB和0.6,显著优于相关对比模型。此外,在SHAP解释器的框架下分析了上述模型的预测目标和特征变量之间的依赖关系,并得到了有意义的结果。

基于V93000的千万门级SRAM型FPGA测试技术研究

随着集成电路技术和工艺的突飞猛进,FPGA器件正朝向高速、高密度、高带宽、低功耗的趋势发展。在设计和制造大规模SRAM型FPGA器件的同时,如何高效率、高覆盖率和低成本测试FPGA器件显得尤为重要。该文以Xilinx厂家的Kintex-7系列FPGA电路为研究对象,通过研究SRAM型FPGA测试方法,利用V93000自动测试系统实现对千万门级FPGA进行在线压缩配置,建立完备的测试开发流程,完成各项参数、功能测试,实现量产测试程序开发。为后续亿门级FPGA和其他大规模数字集成电路测试开发提供了新思路。

一种单片机的在线编程测试方法研究

单片机是一种集成电路芯片,在工业控制领域得到广泛的应用。而传统的单片机测试方法是先编程后上测试机测试,依赖下载器和人工操作,导致生产效率偏低。该文研究了基于ATE测试系统的单片机在线编程测试方法。以C8051F061型单片机电路为例,利用JTAG边界扫描原理设计了基于J750EX测试系统的单片机的在线测试方案,实现了J750EX测试系统对单片机的在线编程测试。实验结果表明,一种单片机的在线编程测试方法一方面解决了传统测试方法依赖下载器的问题,另一方面减少了测试过程中的人工操作,提高了生产效率,能够满足C8051F061型单片机的编程测试需求。

基于EMC技术的PCBA板级可靠性测试案例分析

为了使用正确的方法进行电磁兼容(EMC)测试,精准发现印刷电路板组件(PCBA)存在的潜在EMC性能缺陷,基于相关标准与EMC理论,设计了具体的PCBA板级ESD抗扰度测试、电快速瞬变脉冲群测试与浪涌冲击等典型测试方法。完善了PCBA板级EMC可靠性测试体系,并结合案例分析说明了该测试方法的适用性,为PCBA板级EMC可靠性评价和改善提供了指导。

基于V93000测试系统的反熔丝FPGA向量压缩方法研究

V93000测试系统是一个集成电路测试设备,用来进行IC测试。对于复杂的集成电路,其测试向量数据庞大,由于V93000测试系统自身向量空间的限制,因此压缩测试向量具有十分重要的意义。该文主要从测试向量生成角度出发,提出一种自编向量重复脚本压缩与V93000的4X配置和Multiport方式相结合的办法来进行测试向量的压缩。该文以反熔丝FPGA测试为例子,通过此方法将测试向量压缩了20倍。

四旋翼无人机高度控制——基于CNF与自适应非光滑控制

针对受限环境下四旋翼无人飞行器在参数不确定及外部扰动影响下的高性能高度控制问题,设计一种基于复合非线性反馈(CNF)和自适应非光滑轨迹跟踪控制的高度控制方法。通过四旋翼无人飞行器的垂直通道动力学模型分析和变换,将高度轨迹规划问题转换为输入受限的线性系统控制问题,设计CNF控制器实现轨迹生成;建立参数不确定及外部扰动影响下的垂直通道动力学模型,设计一种自适应非光滑轨迹跟踪控制器,并理论证明了闭环系统稳定性。最后,通过仿真实验验证所提出方法的有效性。结果表明,所设计方法能够有效提高参数不确定及外部扰动下的高度控制品质,且简单实用。

高精度数模转换器的线性度测试技术

高精度数模转换器(DAC)测试一直是混合信号测试的难点。线性度是DAC静态误差的重要指标,包括积分非线性(INL)误差和微分非线性(DNL)误差2个参数。针对如何高效、准确地测试高精度DAC的线性度这一问题,使用最小二乘法转换曲线拟合算法进行线性度计算。同时基于电流型DAC的内部结构,提出了1种利用特征点测试DAC线性度的优化方法。使用V93000自动测试设备对16位DAC进行验证,优化前的INL测试结果为-1.88 LSB,DNL测试结果为1.202 LSB,优化后的INL测试结果为-1.24 LSB,DNL测试结果为0.594 LSB。结果表明,使用特征点结合最小二乘法拟合转换曲线算法能够有效提高线性度的测试结果,同时将测试时间由7 s缩减至1 s,避免了因长时间测试电阻产生温漂引起的误差,测试效率和测试精度均得到提升。