基于优化矩阵扰动分析的模拟电路故障诊断

在现有的模拟电路故障诊断算法中,人工智能故障诊断算法训练数据量大、训练时间长,且难以实现参数辨识。传统电路分析方法所需测试点多,计算复杂。基于此,提出了一种基于优化矩阵扰动分析的模拟电路故障诊断算法。首先,采用拉普拉斯(Laplace)算子卷积被测电路的输出响应矩阵,从而增强矩阵元素与电路元件参数之间的扰动规律。其次,选取矩阵的迹和谱半径作为故障特征,并利用这种扰动规律建立矩阵模型。然后,利用改进的诊断算法,在Sallen_Key带通滤波器电路和跳蛙低通滤波器电路上进行实例验证。结果表明,所提方法在仅使用一个测点的情况下,可实现故障元件的参数辨识。其故障诊断率达100%,参数辨识误差控制在1%内,且计算时间控制在毫秒级别。因此该方法容易实现在线测试,且适用于要求高定位准确率、高精度参数辨识的场合。

基于NSGA-Ⅱ算法的SoC测试多目标优化研究

在系统芯片SoC测试中,测试时间与测试功耗是两个互相影响的因素。多目标进化算法能够处理相互制约的多目标同时优化问题。在无约束条件下,对SoC测试时间与测试功耗建立联合优化模型,并采用多目标进化算法中的改进型非劣分类遗传算法(Non-dominated sorting genetic algorithmⅡ,NSGA-Ⅱ)对模型进行求解。通过应用ITC’02标准电路中的p93791做应用验证,结果表明该方法能够给出模型的均衡解,证明了模型的实用性和有效性。

基于SPEA-Ⅱ算法的SoC测试多目标优化研究

测试功耗、测试时间是SoC测试优化中的两个测试目标,它们之间存在相互影响的关系。在多目标优化过程中,进化算法对于解决多目标优化问题拥有比较好的优化效果,因此各种进化算法被广泛地应用于SoC测试多目标优化的研究中。对SoC测试时间、测试功耗这两个测试目标建立联合优化模型,分析了NSGA-Ⅱ算法与SPEA-Ⅱ算法的特点,并对改进型强度Pareto进化算法(SPEA-Ⅱ)进行研究,进而将SPEA-Ⅱ算法用于上述所建立模型的求解。使用ITC’02标准电路中p93791电路和d695电路对上述方法进行实验验证,实验数据表明上述方法可以求得该联合优化模型的一组最优解;并且针对p93791电路,在与NSGA-Ⅱ算法的实验数据比较中,得到了更好的优化结果。证明了SPEA-Ⅱ算法对SoC测试结构优化方面具有良好的适用性和可行性。

SoC的存储器Wrapper设计及故障测试

在系统芯片SoC测试中,存储器的可靠性测试是一项非常重要内容.IEEE Std 1500是专门针对嵌入式芯核测试所制定的国际标准,规范了IP核提供者和使用者之间的标准接口.基于此标准完成针对SoC存储器的Wrapper测试壳结构和控制器的设计.以32×8的SRAM为测试对象进行测试验证.结果表明,系统能够准确的诊断出存储器存在故障.

依托科研资源优势的大学专业课作业设计

大学专业课作业设计意在将科研成果应用于课堂教学实践中。通过提出专业课作业设计具有五要素的观点,在大学生作业心理调查的基础上,结合某专业课的教学,举例说明了科研项目、成果等资源应用于作业设计的方式和步骤。根据文中给出具体的作业设计题目以及作业的反馈信息,分析表明所提出的方法对于提高作业效果具有较好的促进作用。由于所选取的专业课程具有的代表性,其研究结果具有一定的实用价值。

基于SoC规范的存储器内建自测试设计与对比分析

集成电路深亚微米工艺技术和设计技术的迅速发展使得SoC存储器的测试问题日益成为制约其技术发展的"瓶颈"。为解决SoC中存储器走线和多IP核测试等问题,本文从嵌入式核测试标准IEEE P1500出发,采用了基于该规范的专用硬件方式内建自测试的设计及实现方法,并通过与传统的存储器内建自测试结构进行比较和分析,证明了基于该规范的内建自测试方案可以在满足功耗约束下减少走线,实现多IP核测试。

火线( IEEE-1394)用于虚拟仪器的研究

虚拟仪器发展中提出了三项基本要求：开放式工业标准性、互换性和互操作性。文中从这三项要求出发，指出了虚拟仪器发展中的问题，提出了将计算机外设广泛应用的火线（ＩＥＥＥ１３９４）用于虚拟仪器的方案，介绍了火线的技术特点，探讨了火线用于虚拟仪器的前景、形式和要做的工作。

基于低功耗及加权优化的BIST测试生成器设计实现

测试生成器TPG(TestPatternGeneration)的构造是BIST(Built-InSelf-Test)测试策略的重要组成部分。文章结合加权伪随机测试原理及低功耗设计技术,提出了一种基于低功耗及加权优化的BIST测试生成器设计方案,它根据被测电路CUT(CircuitUnderTest)各主输入端口权值构造TPG,在对测试序列优化的同时达到降低功耗的目的。仿真结果验证了该方案的可行性。

结合LMD云模型和ABC-LSSVM的模拟电路故障诊断

针对模拟电路存在的非线性和非平稳性,以及电路元件存在容差而带来诊断时的模糊性与随机性等问题,提出了一种结合了局域均值分解(LMD)云模型特征提取和人工蜂群-最小二乘法支持向量机(ABC-LSSVM)分类器的模拟电路故障诊断法。首先,利用LMD算法对初始故障信号进行分解,再将分解的信号通过云逆向发生器计算得出分解信号的云数字特征,并将得到的云数字特征构造为故障特征向量。然后,将部分故障特征向量作为测试样本输入到ABC算法优化的LSSVM中,对各电路故障进行分类识别,得到各故障的分类精度。以两个国际基准电路CTSV和Sallen_Key电路为验证对象,结果表明,该方法提取的故障特征能很好的反映电路各故障状态信息,所提方法的故障诊断精度均达到99%。

单/双跳变向量插入式低功耗BIST设计方法

提出了一种在不损失固定型故障覆盖率的前提下降低测试功耗的内建自测试BIST(built-in self-test)设计方法,该方法在原始线性反馈移位寄存器LFSR(linear feedback shift register)的基础上加入若干逻辑,使测试向量每周期最多产生两次跳变,因而大大降低了被测电路CUT(circuit under test)的功耗。通过对组合电路集ISCAS’85的实验证明,被测电路的总功耗、平均功耗以及峰值功耗都有大幅度的降低。

基于小波变换和CFA-LSSVM模拟电路故障诊断

为了提高模拟电路软故障诊断、识别的正确分类率,提出了一种提升小波变换和混沌萤火虫算法(CFA)优化LSSVM参数的模拟电路故障诊断方法。首先对采集到的被测电路输出电压信号进行提升小波变换;然后对变换后的数据进行因子分析法对优化处理,将经优化的数据作为不同模式的故障特征集;最后将所得故障特征集作为样本输入到CFA-LSSVM模型进行故障诊断。实验结果表明,该方法的故障诊断正确率达到了98%以上,提高了诊断性能,可适用于模拟电路的故障诊断。

云模型改进萤火虫算法优化的模拟电路故障诊断

针对萤火虫算法(FA)优化最小二乘支持向量机(LSSVM)的结构参数时,存在早熟和后期收敛速度慢等问题,提出了一种云模型改进型萤火虫算法(CCAFA)优化LSSVM参数的算法。首先,利用混沌映射初始化FA的初始位置,以获得群体的多样性;其次,依据萤火虫的适应度值将种群划分为三个区间,利用云自适应进化策略调整某一区间的惯性权重,之后采用云模型对萤火虫的初始位置实施变异操作;最后,使用混沌序列对群体最优位置进行优化处理,增强群体的全局搜索能力。通过对典型的4个参考函数进行测试,以测验该算法的可行性。并将CCAFA-LSSVM模型应用于模拟电路的故障诊断中,结果表明,改进型算法的收敛速度快、全局搜索能力强,有一定的参考价值。

基于IEEE 1500标准的嵌入式ROM及SRAM内建自测试设计

嵌入式存储器在SOC中所占的面积比越来越大,同时也对嵌入式存储器测试技术提出了新的挑战.IEEE1500标准为IP核设计商与集成商制订了标准的测试接口.基于此标准,本文完成了针对嵌入式存储器的测试外壳与具有兼容性的控制器的设计,以SRAM和ROM为测试对象进行验证,测试结果表明,该系统能准确地检测存储器存在的故障.

一种基于遗传算法的多IP核并行测试方法

针对现有SoC测试方法所需测试时间过长的问题,提出了一种基于遗传算法的多IP核并行测试方法.该方法主要是在功耗约束的情况下,通过遗传算法将尽可能多的IP核的测试数据压缩,即IP核的测试数据相同的位接到同一根总线数据位,使每次并行测试的IP核数量达到最大.此方法不仅可以减少测试数据集的大小,且能够减少对总线位宽的需求.通过应用遗传算法对所建立测试数据求取最佳测试方案的仿真,证明了该方法是可行的,且能够极大缩短测试时间.

用于数模混合电路中ADC测试的IP核设计

针对片上系统(SoC)中模数转换器(ADC)的测试,提出了一种测试IP核结构。IP核主要由模拟信号源、换位器和标准数模转换器(DAC)等组成,能够根据设计者不同的需求选择不同的测试方案。针对ADC的低位呆滞故障以及跳变故障的检测,提出了一种新的检测方法,解决了ADC低位故障检测困难的问题,该方法还可以用于对电压稳定度以及噪声的测量。通过对IP核数字电路部分的设计与仿真,证明IP核是可行的。

模拟电路故障重叠诊断方法研究

在实际的模拟电路中,电路故障种类很多,但是测试节点的数目是有限的,导致了不同的故障类之间可能存在重叠现象。对于故障重叠问题,采用常规的马氏距离诊断方法,误诊率会很高。阐述了误诊对后期电路改善的严重后果,说明通过降低故障分辨率提高故障诊断正确率是有意义的,提出在进行故障判定时不仅仅考虑最优值还要考虑最优与次优的优劣程度,结合马氏距离故障诊断方法距离进行具体说明,最后对具体电路进行分析,验证了本文的有效性。

基于TAM分组策略的SoC测试多目标优化设计

在片上系统芯片(System-on-Chip,SoC)测试优化技术的研究中,测试时间和测试功耗是相互影响相互制约的两个因素.在基于测试访问机制(Test Access Mechanism,TAM)分组策略的基础上,以测试时间和测试功耗为目标建立了联合优化模型,运用多目标遗传算法对模型进行求解.以ITC’02标准电路中的p93791电路为实例进行验证,表明此方法能够在测试时间和测试功耗的优化上获得较理想的解,且能提高TAM通道的利用率.

基于表征学习的模拟电路故障诊断

针对模拟电路故障诊断中故障信息的多特征、高噪声以及故障诊断时间较长的问题,提出了一种基于H-DELM的模拟电路故障诊断模型。该模型的架构单元为双随机隐藏层的深度极限学习机DELM-AE,2个随机隐藏层用于编码特征,1个输出层用于解码特征。将DELM-AE以分层结构堆叠构建H-DELM模型,由于DELM-AE可以进行特征表示,而且输出与原始输入信息相同,因此H-DELM可以尽可能多地复制原始输入数据,进而可以学习到更具表现力和紧凑性的特征。最终通过四运放双二次高通滤波器和更复杂的二级四运放双二阶低通滤波器2个电路进行验证。实验结果表明了该模型在模拟电路故障诊断上的可行性;与其他模型的比较表明该模型的鲁棒性较强,分类速度可以达到1 s左右,故障分类准确率可以达到100%。

一种混合前缀编码的测试数据压缩方法

SOC测试中的测试数据具有数据量大、游程长等特征,对此提出一种新的测试数据压缩方法——混合前缀游程编码.通过改进传统双游程编码思想,在每一个码组内添加带有特殊前缀的新编码对测试集中的任意长度的0、1游程同时进行从变长到变长编码,达到仅折损一位从而缩小整体编码长度的目的,同时给出了基于有限状态机的解码器方案.理论分析和ISCAS89电路的实际测试结果验证了该编码方法有着良好的测试压缩效果.

基于输出响应矩阵特性分析的模拟电路故障诊断

针对现有模拟电路故障诊断方法的人工神经网络、支持向量机(SVM)等人工智能算法需要大量的训练样本和时间的问题,该文提出一种利用矩阵特征分析进行模拟电路故障诊断方法。该方法建立一个输出响应方阵,当电路发生故障时,方阵中的元素会发生变化,根据矩阵理论,利用矩阵谱半径和矩阵模的扰动矩阵最大奇异值来描述这种差异。Sallen_Key电路和CTSV电路的实验结果表明,该方法能够很好地判断模拟电路是否发生故障以及故障定位,该文方法有效性在Sallen_Key、CTSV电路上得到验证,并且在这两个电路中,故障诊断率高达100%。