多路高精度数据采样系统设计及性能分析

论述了多路高精度数据采样系统的设计方案,提供了以16路AD6645为例的多路采样系统的实现方案。对方案中关键技术点进行了分析,给出了实现建议或处理策略。对采样系统的主要性能指标进行了分析,特别分析了采样系统的动态指标,重点讨论单路的SNR、SFDR及多路采样系统的路间串绕问题,同时提供了测试方法,并给出定量的测试结果,以及对相应测试结果进行分析定论。

基于Cadence软件的高速SDRAM的设计

论述了同步动态SDRAM与高速DSP处理芯片TMS320C6701接口的高速PCB板的设计过程。介绍高速PCB设计的思路和应用Cadence PSD高速PCB设计软件进行板上信号完整性分析的方法,通过对器件的IBIS模型进行仿真,依靠仿真结果指导设计和制作,并经过实际试验,其测试结果与仿真结果基本吻合。系统实现了最佳性能,提高了工作效率,缩短了研发周期。

混沌信号在抗干扰测量应用中的数字化处理

描述了以Logistic混沌信号为例的混沌信号数字化处理方法。分析了混沌信号的频谱特性、自相关特性和模糊函数,并采用MATLAB对Logistic二维混沌映射信号的特性进行了仿真分析。说明了混沌信号的强抗干扰性及较高的距离速度分辨力适用于抗干扰测量系统。采用FPGA实现数字Logistic序列,并针对混沌序列的有限精度效应加入扰动,验证了生成序列的频谱及自相关为混沌特性。

高速高精度数据采样系统设计及测试

介绍了高速高精度数据采样系统的组成及工作原理。提供了以AD6644为核心的采样系统的实现方案,并对方案中关键技术点进行了分析,给出了实现建议或处理策略。对采样系统的主要指标进行了分析,并重点讨论了RSN和SFDR。同时,提供了RSN和SFDR的实际测试方法以及采样系统的测试数据。通过分析不同环境下的测试结果并与AD6644评估板给出的测试数据进行比较,对测试数据进行分析,并给出了测试结论。

混沌信号的主要测量特性分析

初步分析了混沌信号(以Logistic为例)应用于测量中的主要特性。仿真分析了Logistic信号的频谱特性、相关特性、模糊函数。说明了混沌信号在具有较高的距离速度分辨力,同时具备强抗干扰性。对比分析了混沌码和伪随机码的多普勒容限能力。初步分析Logistic信号的抗干扰特性。

基于CPCI总线的多卡实现32路采集平台设计

针对很多工程领域中对于多路模拟信号采集越来越广泛的应用需求,提出一种基于CPCI(CompactPCI)总线架构的信号采集平台,通过4块8路采集卡配合实现了32路模拟信号采集功能。设计并实现了8路采集卡,解决了多块CPCI插卡数据传输和逻辑控制等技术难题,并对软件设计、FPGA逻辑时序设计、采集数据校验设计、板卡驱动、器件选型以及平台的可扩展性做了说明。通过综合测试和工程验证,该采集平台能够实现32路模拟信号采集,性能指标完全满足工程技术要求。

三维TPC编解码器的仿真研究

对三维TPC(Turbo乘积码)编译码的算法及性能进行了仿真。TPC编码的3个子码都采用(16,11)的扩展汉明码,编码码率约为0.32,码字长度为4096。三维TPC译码采用基于Chase2算法的软输入/软输出迭代译码算法。利用matlab进行仿真,采用4次迭代,在AWGN信道中,Eb/NO为3dB时,误码率小于1×10-6。这种纠错方式适用于带宽宽,功率受限且传输性能要求高的通信系统中。

基于IP core的3/4 TPC编解码器的设计

基于XILINX公司的TPC IP core设计了码率为3/4的TPC编解码器。此3/4Turbo乘积码(Turbo productcode,TPC)编码是在码率为(64,57)×(64,57)的二维TPC编码的基础上截短得到的。该编码采用IEEE802.16和IEEE802.16a标准中规定的生成多项式。设计中采用了周期为220-1的二进制伪随机序列作为信源,利用AWGN IP core生成数字高斯白噪声,对3/4TPC的性能进行了测试。采用BPSK调制在Eb/N0为4.0dB时,测得的信道的误码率为2×10-6,信息速率可以达到49Mbps,与Matlab的仿真结果相比大约有0.2dB左右的误差。所有程序都在一片FPGA VirtexII2000中完成。