基于FPGA的数字滤波器的设计与实现

提出了一种采用Altera公司开发的DSP Builder技术实现数字滤波器的设计方案。以一个16阶低通FIR数字滤波器,并采用状态机控制采样信号作为滤波器的输入信号,通过生成的.bsf文件设计系统的顶层电路,设计并完成了在联星科技的NC EDA 2000C实验箱上滤波器的软硬件仿真与验证。结果表明,电路工作正确可靠,能满足设计要求。

无限冲激响应滤波器的设计与实现

现场可编程门阵列(FPGA)器件以其灵活的可配置特性,可以很好地解决并行性和速度问题在数字信号领域得到广泛地应用,但要求使用VHDL或VerilogHDL语言进行设计的难度较大。本文提出了一种采用FPGA实现无限冲激响应滤波器的设计方案。并以一个四阶低通IIR数字滤波器的实现为例,设计并完成软硬件仿真与验证。结果表明,方法简单易行,能满足设计要求。

梯度自适应格型滤波联合算法的性能分析

针对在非平稳环境下,以最小均方(LMS)为代表的自适应梯度算法跟踪输入信号的能力不强和稳定性不够的问题,设计了一种以梯度自适应格型算法与线性组合器组成的联合处理器,并在白噪声、车载噪声、粉红噪声三种环境下的性能进行了仿真实验。结果显示该处理器在平稳和非平稳两种干扰环境下都只需要约20次迭代运算达到稳定,相对于横向自适应最小均方算法不仅减少了算法总的复杂度,而且对微弱信号的信噪比改善能力更强。研究表明该算法既满足收敛速度快、精度高、稳定性好等要求,又可以节省硬件资源。

基于CDMA网络的远程自动抄表系统设计

为了实现电能表读数的远程自动抄表。本文介绍了基于民用CDMA无线网络,采用由WAVECOME公司开发的Q2358C模块而设计的一种新型远程自动抄表系统。该系统由电能表、微控制器、无线收发模块、CDMA网络和计算机等部分组成。无线收发模块是实现信息无线传输的关键部件,通过AT指令与计算机和微控制器通讯,电表数据以短信息方式传输。在详细描述远程自动抄表系统的结构后,研究了短信收发平台及其实现方法。系统具有成本低、实时性好、安全方便等特点。

基于FPGA的流水线LMS自适应滤波器设计

流水线自适应数字滤波器因为有反馈环路而不同于普通流水线滤波器,采用弛豫超前技术对最小均方(LMS)自适应滤波器的失调误差和自适应时间常数进行了流水线分析。利用MATLAB/Simulink中DSPBuilder模块库设计了不同延迟参数下滤波器的性能。最后应用FPGA的设计软件QuartusII分析了流水线自适应滤波器的时钟速度和消耗逻辑单元数。实验表明:选取合适的延迟参数可以显著提高自适应滤波系统的时钟速度。

流水线自适应格型联合处理器的FPGA设计

针对用FPGA设计梯度自适应格型联合处理滤波器时,由于自身算法复杂度引起的时钟速度过低问题,提出了一种驰豫超前的流水线优化设计方案.该方案对组成联合处理器的格型节和横向组合器的级间环路中权值更新和误差更新值,分别采用延时技术进行近似处理,缩短了关键路径的计算量,并通过FPGA的仿真设计流程得到了流水线深度和时钟速度的关系.结果表明在不改变自适应参数的情况下,采用三级流水线仅增加逻辑宏单元60%消耗,可以使GALJP滤波器时钟速度提高近30%.

基于DSP Builder的FIR滤波器的设计与实现

现场可编程门阵列(FPGA)器件以其灵活的可配置特性,可以很好地解决并行性和速度问题而广泛应用于数字信号领域,但使用VHDL或VerilogHDL语言进行设计的难度较大。提出了一种采用DSP Builder实现有限冲激响应滤波器的设计方案,并以一个16阶低通FIR数字滤波器的实现为例,设计并完成软硬件仿真与验证。结果表明,该方法简单易行,能满足设计要求。

梯度自适应格型联合处理器的FPGA设计

梯度自适应格型联合处理(GALJP)器的现场可编程门阵列(FPGA)设计是实现自适应滤波器处理非平稳信号的关键技术。利用多种电子设计自动化(EDA)工具并通过行为级、寄存器传输级和门级等3级仿真设计流程,在EP2C5T144C6芯片上设计了一个用于自适应去噪的GALJP电路模型。结果表明,在相同条件下,GALJP滤波器的时钟频率约为横向最小均方误差(LMS)滤波器的1/4。但因达到收敛的迭代次数仅为横向LMS滤波器的1/50,收敛速度反而提高了10倍以上,滤波器阶数的降低也极大减小了硬件资源。

基于LMS的自适应去噪滤波器设计

讨论了自适应滤波去噪原理,采用LMS算法设计了自适应去噪滤波器,分析了MAT-LAB/SIMULINK中DSP Builder模块库在FPGA中的设计优点,最后应用DSP Builder模块库对自适应滤波器进行仿真。为自适应滤波器硬件实现提供了实验依据。

一种基于DDS的2FSK调制器设计方案

为了提高频率的分辨率和快速实现频率切换,采用A ltera公司的DSP Bu ilder开发软件和DDS技术,介绍了一种基于FPGA的2FSK调制器的软件设计过程。仿真结果表明:在频率切换处2FSK信号能满足设计要求,该方案简易可行。

梯度自适应格型滤波算法的设计与应用

格型结构滤波器因其优良的数值特性,具有在现代数字处理器上实现的优势,但其传递函数的隐含性往往很难选择滤波器的参数。提出在每个格型节中采用梯度算法,通过观测每节反射系数的收敛性和稳定性,得到滤波器的最佳节数和步长的设计方法。并以设计的格型滤波器与LMS线性组合器构造一种联合处理滤波器,验证了算法的合理有效性。结果表明该方法在工程应用方面不仅可以方便快速地设计格型滤波器,而且可以节约大量硬件资源。

基于FPGA的横向LMS算法的实现

横向LMS算法是实现自适应数字波束形成的基本方法之一。提出了一种用Matab/Simulink中DSP Builder模块库设计算法模型,然后应用FPGA设计软件Modelsim、QuartusII分析自适应滤波器时钟速度和消耗逻辑单元数的设计方法。实验表明:该方法易于实现、简单可靠。

基于VBA沥青混凝土数据处理系统

在OFFICE办公软件的基础上结合VBA,开发出了一套沥青混凝土数据处理系统,它不仅能进行沥青混合料级配设计与马歇尔试验数据处理,而且能生成符合工程技术要求的文档,便于资料整理,适合施工现场管理。

格型滤波器的一种硬件设计方案

格型数字滤波器因其良好的数字特性和模块化的结构,易于采用VLSI实现。本文介绍了一种采用Altera公司的Stratix系列的FPGA芯片设计格型IIR滤波器的设计流程,利用相应的EDA(Electronic Design Au-tomation,电子设计自动化)工具软件设计并完成软硬件仿真与验证。结果表明:该方案可以达到设计要求。

化学腐蚀对硅片力学性能的影响

分析了电子工业对半导体硅材料的新要求。通过对不同表面状态的硅片力学性能的测试,得出化学腐蚀在改善硅片力学性能方面具有重要作用,适当的化学腐蚀工艺可以大幅减少硅片制备过程中的不良率。

LMS自适应滤波器FPGA实现的新方法

针对用数字信号处理器(DSP)实现的自适应滤波器处理速度低、抗干扰性差和编写底层HDL代码用现场可编程门阵列FPGA实现开发效率低的缺点,该文利用最新DSP Builder工具建立了基于最小均方误差(LMS)算法的8阶二进制频移键控(2FSK)信号去噪自适应滤波器的模型,在EPF10K100EQC208-1器件上设计出了处理速度为36.63 MHz的8阶自适应滤波器,其速度是通过编写底层VHDL代码设计的自适应滤波器7倍,是采用DSP通用处理器TMS320C54X设计的自适应滤波器的25倍。

半导体激光器的数值模拟方法研究

介绍了半导体激光器的多种模拟研究方法,对各类方法的优、缺点进行了比较分析。提出了可调谐半导体激光器的计算机数值模拟的基本研究思路。

FDLC薄膜的化学结构对光学性能的影响

研究氟化类金刚石(FDLC)薄膜化学结构对光学性能的影响,用等离子体增强化学气相沉积(PECVD)法在玻璃基底上沉积氟化类金刚石(FDLC)薄膜,用俄歇能谱、傅里叶红外光谱(FT IR)、紫外-可见光分光光度计(UV-V IS)对薄膜进行分析。分析结果表明:沉积薄膜是典型的类金刚石结构,薄膜中氟主要以C-F2键存在;随着沉积温度的提高,C-F2含量先增后减;随着F含量的增加,FDLC薄膜的sp3含量减少,sp2含量增加;光学带隙与sp2键含量密切相关,sp2含量越大,薄膜的光学带隙越小。

F-DLC疏水性能的研究

用射频等离子体增强化学气相沉积(RF-PECVD)法沉积氟化类金刚石(F-DLC)薄膜。俄歇电子能谱分析表明,制备的碳膜为典型的类金刚石结构。接触角测量仪测量了沉积在玻璃基底上的F-DLC薄膜的接触角,采用傅里叶红外分析了薄膜价键结构,原子力显微镜分析了薄膜表面粗糙度;结果表明,氟的掺入稳定了弱极化基团CF2的含量,同时使得薄膜表面平整,薄膜与水的浸润性变差,改善了薄膜疏水性能。研究表明,流量比、沉积温度、退火温度、沉积功率对接触角的影响是先增后减,这主要是由于CF2含量和薄膜表面粗糙度的变化造成的。

利用DDS技术的通用调制器设计及FPGA实现

通信系统的振幅键控(ASK)、移频键控(FSK)和移相键控(PSK)是数字调制的3种基本信号形式。为了提高系统的静态可重复编程和动态在系统重构的特性,采用Altera公司的DSP Builder开发软件和直接数字频率合成技术,介绍了一种基于FPGA的通用调制器的软件设计过程,整个系统便于编程、修改以及升级改进。