基于加权高斯混合概率模型的系统谐波阻抗估计

针对现有方法受背景谐波随机波动影响而导致系统谐波阻抗估计误差大的问题,提出一种基于概率统计的系统谐波阻抗估计方法。采用3阶加权高斯混合分布函数建立系统谐波电压概率模型,以反映背景谐波的随机波动性。构建系统谐波阻抗的对数似然方程,采用确定性退火算法对期望最大化方法进行改进,提高了隐变量的估计精度和迭代速度,实现对背景谐波随机性波动下系统谐波阻抗估计。采用KL散度和误差对该方法背景谐波概率模型的准确性和系统谐波阻抗的估计精度进行评价,并采用仿真实验分析和实测数据实验对该方法的估计效果进行分析,实验分析表明,该方法对系统谐波阻抗估计具有较强的稳健性和较高的准确性。

敏捷开发的SM4算法FPGA实现与优化

本文使用敏捷开发技术设计并改进了SM4算法,在Xilinx FPGA平台完成了实现和验证。针对SM4算法关键路径长、吞吐量较低的缺点,将32个寄存器构成的寄存器组插入轮函数计算过程作为缓存区,采用流水线的方式缩短关键路径和优化S盒模块结构,从而大幅提升了工作频率和吞吐量,分别达到340 MHz和1.2 Gbit/s。同时采用新型高级硬件描述语言BSV进行开发,大幅降低了设计复杂度。与采用Verilog的设计相比,在硬件开销差距不大的情况下性能提升了40%,复杂度降低了60%;与较早前方案相比,资源开销降低了70%,性能提升了1倍,具有较高的应用价值。

基于BSV的SM3算法硬件实现与优化

使用敏捷开发语言BSV提出一种SM3算法改进方案,通过分析算法运行逻辑,将算法创新性地拆分成多个高抽象度的BSV模块,从而有效降低设计复杂度,与传统Verilog设计相比减少了60%代码量;迭代压缩模块对算法性能影响较大,因此采用并行流水线和单轮逻辑优化等方法从两方面对其加以改进,并在Xilinx ARTIX 7系列FPGA平台上进行仿真验证,通过串口调试成功;最后结果显示仅消耗1563个LUT资源就实现了3.2 Gbit/s的吞吐量,相比已有方案,单位逻辑资源的吞吐量最高提升了约3倍,最高运行频率达到375 MHz,具有较高的实用价值。

高层次综合的SM4算法硬件实现与优化

高层次综合(HLS)工具在一些应用(如数字信号处理和神经网络)中逐渐流行,但其在加密应用上的可用性在很大程度上未被发掘。SM4算法具有安全性强、效率高和易于硬件实现等优势,对广泛使用的SM4算法的性能要求越来越高,被广泛应用于数据加密领域,而利用硬件高速特性实现SM4算法成为当前研究的热点。本文使用高层次综合工具(HLS)将C语言综合成为底层的硬件设计,并提出3种优化方案(循环展开、数组优化和流水线优化)对SM4算法硬件进行实现与优化。设计方案在Kintex-7芯片上进行仿真验证,最佳方案实现时钟频率最高达到223 MHz,吞吐量达到32.10 Gb/s,性能较传统设计方式提升了5倍。

FPGA平台SM3密码杂凑算法的优化设计

分析了SM3密码杂凑算法基本流程,基于FPGA平台设计开发该算法的高性能硬件实现。以Xilinx公司ARTIX-7系列XC7A100T芯片为核心,采用16个寄存器构成寄存器组作为生成132个字的缓存区,设计进位保留加法器进行关键路径的压缩,使完成一次压缩函数中关键路径计算所需的时钟周期明显减少。实验结果表明,本文方案的吞吐率高达90.54 Gb/s,适用于对吞吐量有较高要求的场景。

国产飞腾D2000的CPLD控制系统设计

针对信息安全及主机国产化的需求,基于国产CPLD芯片设计了一种控制国产飞腾D2000处理器主板上下电时序及具有设备检测功能的电路系统。本系统选用安路公司CPLD产品作为控制芯片,CPLD接收CPU控制信号,控制系统电源状态转换,进而控制主板各部件的电源,系统还包括电源电路、时钟电路、设备检测电路和JTAG下载调试电路。本系统采用Verilog语言实现CPLD的控制功能,使用安路专用国产EDA工具进行后续的综合、烧写工作。实验结果表明,该系统能精确控制飞腾主板各部件的上下电时序,可以实现正常开关机及设备检测功能,具有一定的实用性和推广价值。

基于RISC-V的SM2点乘运算协处理器设计

针对SM2国密算法在有限域上大数运算结构复杂、运算开销大的问题,通过研究SM2国密算法在二元扩域下的椭圆曲线点乘运算及其相关基础运算,设计了一种基于RISC-V指令集的椭圆曲线点乘运算加速协处理器。协处理器采用三级流水线结构,提高了计算效率。处理器内部集成9条自定义指令,可协助支持RISC-V的主处理器快速完成SM2国密算法。Vivado仿真结果表明,本设计各流水级功能正常,将协处理器烧录至Xilinx XC7A100T FPGA上,在200 MHz频率下运行结果正确,达到预期目标。

产品表面检测的变步长采样机制研究

针对产品表面缺陷检测系统中,由于定步长数据采集造成数据冗余量大、工作效率低的现象,提出变步长自适应的数据采集方式,以信号变化为采样依据实现调频。首先,基于采样步长的影响因素(乃奎斯特采样定理、识别尺寸、弧度畸变及空间畸变),推导出采样步长的函数关系表达式。其次,采用Matlab仿真平台,利用最小二乘法拟合,具体分析并验证被检产品各待检区域通过公式计算得到的采样步长均在95%的置信区间内。实验表明:推导出的采样步长公式为产品各待检区域旋转步长的合理选取提供理论依据;该模式可以根据不同信号实现频率自适应调节,可提高获取信息的利用率并减少数据冗余。

RISC V标准指令集的六级流水线设计

基于RISC V标准指令集,提出一种六级流水线设计方法。首先,分析了流水线级数对处理器性能的影响,在经典五级流水线的基础上将流水线划分为6个阶段,缩短时延,提高主频。其次,为解决流水线中的冒险问题,采用定向前推和插入纵向气泡的方式处理数据冒险问题,使用流水线冲刷解决流水线中控制冒险问题。最后,在EDA工具中,采用RISC V标准指令集对本设计进行仿真测试,并在FPGA上实现,运行时钟频率可达78.2 MHz。

产品表面缺陷检测的变步长采样机制研究

为了实现对产品表面缺陷的快速自动识别,提出在先验已知各目标区域的最小待识别结构尺寸及空间畸变的条件下,采用最小二乘法拟合得出采样步长变化的函数关系曲面及其曲面对应的公式表达。将各待检区域的因变量带入公式计算可得到采样步长,在满足采样定理的前提下,基于变步长采样机制获取标准图像序列库;其次,通过LTP算法寻找被检产品的图像在标准库中的最优位置;最后,通过相关度判别各区域有无缺陷。实验表明在实际工业检测应用中,工程技术人员可以利用采样步长与最小待识别结构尺寸及空间畸变的函数关系确定采样步长,建立变步长采样机制。

基于FPGA的片上多通道采集模块设计

为进一步缩小某型号火炮弹底数据采存设备的体积、提高火炮的射程、威力、打击精度以及采存设备的采集和处理性能,在单片FPGA芯片内设计实现多通道数据采集模块。以Xilinx公司Artix-7系列FPGA为设计平台,利用其内嵌的XADC硬核,采集转换8路外部模拟电压信号并实现FPGA芯片内部温度、关键电压监控。设计在Vivado平台进行综合实现与仿真,仿真结果表明,该模块功能参数满足设计要求且后续可定制性强,具有一定的工程应用价值,可为弹底采存设备的优化设计提供参考。

基于图像数据重排的产品表面缺陷检测算法研究

产品检测时许多无关图像信息增加了参与计算的图像数据量,为解决该问题,提出了一种基于图像数据重排产品表面缺陷检测算法.根据先验知识将产品表面结构明显且不会出错的特征作为产品成像后的周向位置特征,建立起样本周向位置特征库图像序列;同时提取每个周向方位下样本表面各个待识别子目标区域图像数据或变换特征进行有效数据重排作为产品的检测识别特征,建立起产品的检测识别特征库图像序列.检测识别过程中,提取产品位置特征寻找其在标准样本库中最优解确定产品的周向方位,然后提取产品不同方位下的多个待检测区域并进行相同的数据重排,最终完成快速检测识别.经过仿真验证,本文的算法可以大大节省缺陷检测所用时间.

基于遗传-狮群算法优化的独立分量分析算法

针对传统独立分量分析算法存在过度依赖梯度信息、容易陷入局部最优等缺陷,提出一种基于遗传-狮群算法(GA_LSO)优化的独立分量分析算法。以信号的峭度绝对值之和作为目标函数,结合遗传算法较强的全局搜索能力和狮群算法良好的进化机制,对目标函数进行求解,提高了独立分量分析算法的精度,实现了对混叠信号的盲分离。仿真实验结果表明,该算法在收敛精度和速度上均较其他智能算法有较大提升,在解决盲源信号分离问题时,具有更高的收敛精度和更好的全局搜索能力,能有效地分离出各个源信号。

高动态北斗B1I信号的快速捕获算法研究

高动态环境下,用户接收机接收到的卫星信号存在较大的多普勒频移,而实现定位导航和授时等功能对捕获算法提出了更高的要求.由于传统的时域串行捕获算法与基于FFT的并行码相位捕获算法存在时间复杂度高而造成捕获较慢的问题,本文采用改进的PMF-FFT捕获算法.捕获信号时,取2 ms输入信号与本地载波信号进行模二加后通过64个部分匹配滤波器,再将输出的数据加海明窗函数,然后进行64点FFT运算,最后将结果取模后与门限值比较,高于门限值判断捕获成功.通过实验仿真验证,该方法可以准确地完成高动态北斗B1I信号的快速捕获.

基于物联网云平台的空调源码库

为了解决云空调远程控制、兼容性控制和底层源码库灵活拓展的问题,本文通过红外遥控编码分析仪对空调遥控器输出数据进行采集、分析,搭建了源码库开发环境,完成了空调控制程序录入云平台,实现了云空调一键匹配功能.通过移动客户端APP实现了对空调的远程控制和兼容性控制.测试结果表明:物联网云空调可以取代传统空调遥控器,调用云平台源码库控制不同品牌空调可实现"一机多用",提高匹配效率,可将物联网云平台应用于智能家居领域.

基于RT Thread的可信启动实现方法

基于国产操作系统RT Thread与国产开发板AB32VG1提出一种可信启动实现方法。可信启动框架从建立可信实体与完整性度量方向出发,将U boot分割为两部分,与操作系统核心文件共同构成可信实体,发送至可信加密模块进行完整性度量,度量成功则返回控制信号至外部设备,并保存可信实体到非易失性存储器中;反之,则禁止启动,可信加密模块作为系统可信根,通过SM4与SM3双重加密完成。在AB32VG1开发板上进行验证,可正确输出控制信号,系统稳定运行、安全启动、多次加密结果正确、可快速完成完整性度量,与预期设计目标一致。

RISCV指令集的SM4专用协处理器设计

针对进口信息产品存在安全隐患以及RISCV架构在安全领域产品严重缺乏的问题,设计了一种可以提高SM4密码算法运算效率且完全自主可控的协处理器。协处理器采用三级流水线结构提高指令执行效率,扩展5条自定义指令用于完成SM4运算,内部封装SM4运算单元以减小对数据通路的影响、便于后续扩展。借助FPGA开发板,在50 MHz的时钟频率下进行验证。验证结果表明,与无指令扩展的处理器相比,本设计密钥扩展运算效率提高了5.8倍,加密运算效率提高了5.5倍,解密运算效率提高了6.4倍,所提出的方案可显著提高SM4运算效率。

基于光栅位移测量的反射镜设计

针对集成光栅-反射镜位移测试中工艺及装配误差导致反射镜与光栅不能平行的问题,本文设计了一种可自主调节的反射镜.与传统的工艺精度控制不同,方案重点对可调节反射镜结构进行设计,反射镜的偏转采用电容板来调节.建立了单层光栅与反射镜测量位移的理论模型,分析了两者不平行导致的测量误差,通过Ansys软件进行静力学分析,施加0～50V电压,仿真得到静电力作用下反射镜偏转最大位移为7μm,提取的最大应力35MPa.仿真结果表明所设计的反射镜可调节范围大于不平行误差,从理论上验证了反射镜调节的可行性.

Several problems about strain calculation and analysis and correction of related deviation

There exists many kinds of calculation models of plane and spherical strain fields, but the results of these models are different. The representative models was analyzed, and got some useful conclusions, in which some models are unbiased, some have deviations that can be corrected, some can only be used to compute strain in a uniform medium and can not be extended, and some can be used in the calculation and analysis of continuous strain field as well. Meanwhile, the correction relationship for spherical difference movement （displacement） computed from strain results was given, and the meaning of the non - differential term in spherical strain model was demonstrated.

基于MIPS32指令集对斐波那契数列的设计与实现

基于MIPS32指令集架构设计了一款可以实现斐波那契数列的处理器。处理器设计没有运用经典五级流水线技术,而是设计了六级流水线,并且采用数据定向前推的方法解决数据相关问题以及延迟转移,采用分支延迟槽的方法解决控制相关问题。设计完成后,使用Modelsim仿真软件对处理器进行指令集及功能仿真,仿真结果表明,在50 MHz时钟频率下处理器指令集及功能正常运行。最后,在FPGA开发板上进行验证,实现了软件与硬件交互,验证结果表明,该设计可以正确实现斐波那契数列,满足预期设计要求。