基于两步刻蚀工艺的锥形TSV制备方法

以硅通孔(TSV)为核心的2.5D/3D封装技术可以实现芯片之间的高速、低功耗和高带宽的信号传输。常见的垂直TSV的制造工艺复杂,容易造成填充缺陷。锥形TSV的侧壁倾斜,开口较大,有利于膜层沉积和铜电镀填充,可降低工艺难度和提高填充质量。在相对易于实现的刻蚀条件下制备了锥形TSV,并通过增加第二步刻蚀来改善锥形TSV形貌。成功制备了直径为10~40μm、孔口为喇叭形的锥形TSV。通过溅射膜层和铜电镀填充,成功实现了直径为15μm、深度为60μm的锥形TSV的连续膜层沉积和完全填充,验证了两步刻蚀工艺的可行性和锥形TSV在提高膜层质量和填充效果方面的优势。为未来高密度封装领域提供了一种新的TSV制备工艺,在降低成本的同时提高了2.5D/3D封装技术的性能。

击穿法降低3D电子封装侧壁布线接触电阻的研究

由于工艺原因,以侧壁布线为互连方式的3D封装结构,其侧壁再布线端头表面不可避免地会产生一层铜氧化膜,导致互连界面接触电阻升高。采用击穿法处理不同前处理条件下的样品,通过X射线能谱、选区电子衍射、高分辨透射显微镜对样品击穿后的互连界面进行了表征。结果表明:对于在不同烘烤环境、烘烤时长和清洁工艺下制备的样品,击穿法均可实现95%以上的降阻效果,并将接触电阻均降至1Ω以下。其中采用真空烘烤10 h并进行等离子处理制备的样品,在经过击穿处理后,样品的接触电阻达到最低,为0.26Ω。击穿法通过在铜氧化膜处施加电场,使铜离子沿电场方向迁移,随后还原为多晶的Cu和Cu_(2)O,形成低电阻的导电通路,从而降低互连界面的接触电阻。说明击穿法适用于降低侧壁互连工艺中互连界面的接触电阻。

集成DTC的埋入硅桥式扇出型封装的去耦设计

对于供电网络面临的电源完整性挑战,采用一种集成深槽电容(DTC)的埋入硅桥式扇出型封装结构,以改善其供电性能。介绍了硅桥芯片和DTC的制作工艺以及DTC与埋入硅桥芯片的连接方式,并对硅桥芯片、DTC分别进行仿真,以验证DTC的去耦效果。进一步研究了集成DTC的埋入硅桥式扇出型封装、在基板背贴硅电容的扇出型封装和无去耦电容的扇出型封装3种方案对电源分配网络(PDN)阻抗的去耦效果。通过对比3种方案的仿真结果,发现埋入硅桥式扇出型封装结构的自阻抗值和转移阻抗值较在基板背贴硅电容的扇出型封装结构分别低74%和95%,较无去耦电容的扇出型封装结构分别低91%和97%。

博世扇贝纹对亚微米硅通孔中应力的影响

硅通孔(TSV)是三维(3D)集成中的关键互连技术。采用博世(Bosch)工艺刻蚀TSV,尤其是亚微米直径的TSV时,侧壁产生的扇贝纹会引起TSV中的应力集中。利用有限元单元生死技术分析亚微米TSV制备过程中的应力变化,并对应力的影响因素进行了分析。研究了TSV节距、扇贝纹高度和宽度、阻挡层材料参数、工艺温度和工作温度等因素对TSV内部应力的影响,并选择了4个主要因素进行正交实验分析。研究结果表明,减小扇贝纹宽度、增大扇贝纹高度、降低工艺温度均能有效缓解扇贝纹附近的应力波动幅度,其中扇贝纹宽度对应力波动的影响最大。通过上述分析,对影响亚微米TSV应力的主要因素进行了排序,从而为TSV制备过程中的参数优化提供了指导。

一种带热沉结构的100Gbps高速差分BGA一体化封装外壳

为满足高速芯片对高密度封装、高速传输性能、高散热以及高可靠性的综合要求,基于低温共烧陶瓷(LTCC),研究了一款带热沉结构的高速差分球栅阵列(BGA)一体化封装外壳。该BGA外壳集成了20路高速信号传输通路,具有高密度和高集成的特点。分析了高速传输路径中水平转垂直结构时节距改变引入的失配问题,采用了分叉结构处过渡优化布线方案。通过对键合丝进行阻抗匹配设计,降低了键合指端头尺寸较小时键合丝引入的电感-电容效应,实现单个通路射频(RF)性能在DC~67 GHz满足回波损耗≤-12 dB,可支持单通道100 Gbps PAM4信号传输。通过设置通腔结构焊接钼铜热沉,使芯片与热沉直接接触,并将热沉与BGA焊盘置于不同侧,可在不影响二级装配的同时满足大功率芯片散热需求,解决了LTCC陶瓷散热不足的问题。采用下沉式封口区,在实现气密性封装的同时避免盖板与焊球干涉。

铝互连工艺中光刻胶残留原因及解决方法

铝互连工艺结束后检查晶圆表面发现大片残留缺陷,通过成分分析确认其为光刻胶。对镀膜、光刻、腐蚀、去胶工序进行工艺排查后发现改变镀膜工艺可以改善光刻胶残留情况。实验结果证明铝薄膜表面形貌与光刻胶残留现象密切相关。减小薄膜表面粗糙度可以改善光刻胶残留现象。

50GHz金锡封口CQFN外壳的研究及应用

随着芯片工作频率的升高,高频封装的需求日益增加。为满足高频单片微波集成电路(MMIC)封装需求,研究并设计了50GHz金锡封口陶瓷四边扁平无引线(CQFN)外壳。金锡封口的优点在于气密性,但频率更高时,封口环引入的焊盘阻抗失配、腔体谐振问题也更加明显。通过优化高频信号焊盘外围匹配结构,使其兼顾屏蔽特性、阻抗匹配及可靠性。同时优化盖板结构,消除了带内腔体谐振。为了评估外壳性能,设计了“印制电路板(PCB)+CQFN外壳+50Ω微带线”一体化结构,该结构在DC~53GHz频带内的实测结果为:回波损耗S_(11)<-13.4dB,插入损耗S_(21)>-1.5dB。完成芯片封装并实测,芯片封装前后带内外性能基本一致。

铜互连新型阻挡层材料的研究进展

铜互连阻挡层材料起到防止铜与介质材料发生扩散的重要作用。因此,阻挡层材料需要满足高稳定性、与铜和介质材料良好的粘附性以及较低的电阻。自1990年代以来,氮化钽/钽(TaN/Ta)作为铜的阻挡层和衬垫层得到了广泛的应用。然而,随着晶体管尺寸微缩,互连延时对芯片速度的影响越来越重要。由于TaN/Ta的电阻率高且无法直接电镀铜,已经逐渐难以满足需求。文章综述了铜互连阻挡层材料的最新进展,包括铂族金属基材料、自组装单分子层、二维材料和高熵合金,以期对金属互连技术的发展提供帮助。

金属互连及其湿电子化学品的发展研究

随着集成电路关键尺寸的逐步减小,图形形貌分辨率要求提高。本文系统性地探讨了集成电路互连金属的发展路线,归纳了相应的湿电子化学品在清洗和电镀方面的工作原理,并阐述了光刻胶的发展路程以及抗反射涂层的基本原理。最后对互连材料以及湿电子化学品的未来要求进行了总结和展望。

无助焊剂甲酸回流技术在铜柱凸点回流焊中的应用

摩尔定律放缓,先进制程逼近物理极限,先进封装朝连接密集化、堆叠多样化和功能系统化方向发展,这一趋势使得铜柱凸点互连可靠性更具挑战性。回流焊是形成铜柱凸点的关键工艺,回流后凸点质量对于互连可靠性至关重要。对传统助焊剂回流用于铜柱凸点回流焊的劣势进行了简要阐述,综述了甲酸回流技术用于铜柱凸点回流焊的可行性,重点从还原效果、焊料润湿性、清洁性方面进行评述。概述了甲酸回流技术的原理和工艺流程,总结了其相较于助焊剂回流技术在产品质量、成本等方面的优势,并介绍了当下处于研究阶段的2种新型无助焊剂回流技术,展望了回流技术的未来发展趋势。

焦耳热对Cu/Ga-21.5In-10Sn/Cu液-固电极界面微观结构的影响

室温Ga基液态金属兼具金属的导电性和液体的流动性,是柔性电子器件的首选材料。在电子产品微型化趋势下,Ga基液态金属导体面临着更大的电流密度、更高的焦耳热效应等问题,严重影响着液-固电极界面的微观结构及结构稳定性。利用实验数据与数值模拟相结合的方法,通过改变通电过程中的换热介质研究了焦耳热对Cu/Ga-21.5In-10Sn/Cu液-固电极界面微观结构演化的影响。结果表明,在400 A/cm^(2)的电流密度下通电24 h后,Cu/Ga-21.5In-10Sn/Cu界面会生成CuGa2,阴极和阳极界面生成的CuGa2层厚度没有显著差异,并且在阴极Cu电极表面出现明显的溶蚀坑,表现出极性效应,而且通电过程中产生的焦耳热会导致阴极Cu电极表面溶蚀坑的快速生成。

堆叠封装中不同直径铅锡焊球的剪切性能

铅锡(63Sn37Pb)焊球由于其优异的热机械性能,目前仍普遍应用于航天等领域。随着高集成度三维(3D)堆叠封装的广泛应用,焊球的剪切性能成为影响封装器件可靠性的关键因素。通过焊球剪切试验以及失效分析,结合焊球剪切试验有限元模拟,研究了单个铅锡焊球的剪切性能,对比分析了焊球的弹塑性模型和Anand粘塑性模型,在仿真分析中考虑了温度对剪切曲线的影响。研究结果表明,焊球剪切强度随焊球直径的增加而减小,随剪切速率的升高和剪切高度的降低而增大;焊球剪切后的失效模式主要表现为焊料断裂;Anand粘塑性模型比弹塑性模型更接近试验结果。该研究结果可为3D堆叠封装中铅锡焊球设计和有限元模型选择提供有益参考。

先进封装铜-铜直接键合技术的研究进展

在后摩尔时代,先进三维封装技术成为实现电子产品集成化、小型化的重要出路。应用于封装互连的传统无铅锡基钎料由于存在金属间化合物脆性、电迁移失效、制备工艺限制等问题,已不再适用于窄间距、小尺寸的封装。金属铜的电阻率低、抗电迁移性能好,其工艺制备尺寸可减小到微米级且无坍塌现象。铜-铜(Cu-Cu)直接互连结构可以实现精密制备以及在高电流密度下服役。对Cu-Cu键合材料的选择、键合工艺的特点及服役可靠性的相关研究进展进行了总结。

含亚氨基抑制剂分子对钴电沉积的影响

金属钴的电阻率较低,是芯片制造先进工艺节点的关键互连材料。电沉积具有自下而上的生长特点,是优异的钴沉积工艺。为达到理想的钴电沉积的效果,必须了解电化学反应机理以及电流密度和抑制剂对该机理的影响。通过恒电流电沉积法,在硫酸钴-硼酸体系中,研究了不同电流密度对电沉积得到的钴薄膜形貌、晶体结构、电阻率等的影响。并且分析了含亚氨基抑制剂分子苯并咪唑(BZI)和2-巯基苯并咪唑(MBI)对钴电化学反应的抑制作用,探究其对钴薄膜形貌、晶粒尺寸和电阻率的影响。结果表明,无抑制剂时,钴晶粒以Co(002)为主;BZI的抑制能力强于MBI;由于BZI的抑制能力过强,无法沉积完整的钴薄膜;抑制剂MBI的加入会增强钴薄膜晶体的(101)晶面的取向。

3D-IC类同轴屏蔽型TSV的热力响应分析及结构优化

硅通孔(TSV)是解决三维集成电路(3D-IC)互连延迟问题的关键技术之一。TSV内部结构的变形失效,大多是由循环温度载荷产生的交变应力引起的。从信号完整性角度考虑,建立了接地TSV形状分别为圆柱形和椭圆柱形的类同轴屏蔽型TSV模型。基于最大Mises应力准则,对比分析了循环温度载荷对2种类同轴屏蔽型TSV热应力-应变的影响及最大应力点的主要失效形式。最后综合考虑TSV的几何参数对导体和凸块危险点Mises应力的影响,对椭圆柱形类同轴屏蔽型TSV结构进行多目标优化,将2种最优结构中2个危险点的Mises应力分别降低15.10%、17.18%和18.89%、6.74%。为提高TSV热可靠性的优化设计提供参考。

GaAs芯片上倒装Si芯片的金凸点高度与键合工艺参数优化

随着射频集成电路向小型化、高集成方向发展,基于金凸点热超声键合的芯片倒装封装因凸点尺寸小、高频性能优越成为主流技术之一。以GaAs芯片上倒装Si芯片的互连金凸点为研究对象,通过有限元仿真方法,分析了温度和剪切力作用下不同高度金凸点的等效应力,得到金凸点的最优高度值。通过正交试验,研究键合工艺参数(压力、保持时间、超声功率、温度)对金凸点高度和键合强度的影响规律。通过可靠性试验,验证了工艺优化后倒装焊结构的可靠性。结果表明:键合工艺参数对凸点高度的影响排序为压力>超声功率>温度>保持时间,对剪切力的影响排序为压力>超声功率>保持时间>温度。

基于硅基集成工艺的基板堆叠传输结构设计

随着电子产品向小型化、轻量化方向发展,堆叠基板的垂直互连成为高密度电路集成的关键技术。垂直互连结构会影响跨层传输的信号质量,进而影响电路的射频性能。基于该互连结构的主要传输原理,采用多层硅基板进行堆叠,通过焊球实现上下层的信号传输,利用HFSS仿真软件建立垂直互连结构模型,分析了关键结构参数对传输性能的影响。仿真结果表明优化后的垂直互连结构在DC~20 GHz的频段内回波损耗优于15 dB,传输损耗优于0.5 dB,能够实现良好的微波传输性能。

基于信号完整性的万兆通信系统的优化设计

随着信息技术的快速发展,万兆以太网在大数据网络传输中扮演着重要的角色,然而其超高的速度使其在设计改进时就必须考虑信号完整性问题。针对万兆以太网卡高速链路的改进设计问题,分析了改进前后高速串行链路的传输特点,并建立了该链路的仿真模型,通过实测眼图对仿真模型进行了验证。对于改进方案的仿真结果,从信号完整性方面进行了分析优化,并投板测试。测试结果表明,改进后万兆以太网卡信号质量与改进前相当,改进方案一次成功,网卡运行稳定,能为用户带来高效、便捷的使用体验。

碳纳米材料互连线的单粒子串扰特性研究

碳纳米材料互连线由于其良好的电学、热学和力学特性,成为研究热点.随着技术节点的缩减,串扰效应对电路的影响愈加显著.本文针对单壁碳纳米管束(Single Walled Carbon Nanotube Bundles,SWCNT)、多壁碳纳米管束(Multi Walled Carbon Nanotube Bundles,MWCNT)、单层石墨烯(Single Layer Graphene Nano-Ribbon,SLGNR)及多层石墨烯(Multi Layer Graphene Nano-Ribbon,MGLNR)的互连线,研究了统一的等效RLC模型,并构建了单粒子串扰(SEC)的等效电路,对比分析了四种互连线在32 nm,21 nm和14 nm技术节点下的SEC峰值电压和脉冲宽度.结果表明,与铜互连线相比,碳纳米材料互连线的SEC较弱,但对传输信号的衰减作用较大,综合信号衰减和耦合作用程度,SWCNT和MLGNR更能有效抑制SEC的传播和影响.最后,本文利用灰色理论,分析了SEC与RLC参数之间的潜在关联性.

多芯片模块互连可靠性预测分析

为了预测多芯片模块(MCM)的互连短路和断路失效,采用ANSYS参数化设计语言(APDL)实现了由2个Si开关芯片和2个GaAs低噪声放大器芯片组成的高集成度双通道MCM的3D自动建模。对不同工作条件下的MCM进行了热传导分析。基于原子通量散度(AFD)原理,采用有限元分析(FEA)法对该MCM在不同工作温度和电压下的互连可靠性进行了分析,得到该MCM在不同工作条件下的AFD分布、温度分布,以及温度、AFD与工作电压的关系曲线。结果表明,芯片和塑封材料的温度随着工作电压的升高而增加,且该MCM的互连可靠性随着温度和工作电压的增加而显著降低。研究结果可为MCM的版图设计提供参考,以保障其互连可靠性。