连续波输出功率111.27 mW的G波段四端口平衡式倍频器

利用新颖的四端口平衡式二倍频原型,开发了215~230 GHz频段的肖特基变容管倍频器,并具备更加优秀的变频效率和功率容量。同时,所提出的倍频架构能够实现奇次谐波和四次谐波的本征抑制,并且其中采用的二极管管结数量相对于传统平衡倍频结构提升了两倍。因此,这种四端口倍频电路可以实现更好的转换效率和双倍的功率处理能力。在室温下,当输入功率为196~340 mW时,该倍频器具有约39.5%的峰值转换效率(@218 GHz),即使在较高的频率下,该倍频器也被证明是高功率太赫兹波信号产生的理想解决方案。

260 GHz GaN高功率三倍频器设计

基于GaN太赫兹二极管芯片,采用非平衡式电路结构,设计了一款260 GHz三倍频器。采用GaN肖特基二极管芯片提高电路的耐受功率和输出功率;采用“减高+减宽”的输出波导结构抑制二次谐波;采用高低阻抗带线结构设计了倍频器的输入滤波器和输出滤波器。测试结果显示,该三倍频器在261 GHz峰值频率下,实现最大输出功率为69.1 mW,转换效率为3.3%,同时具有较好的谐波抑制特性。

基于对差分结构的320 GHz三倍频器

结合高频特性下肖特基二极管有源区电气模型建模方法,实现了一种基于对差分结构的320 GHz三倍频器,相比于传统的平衡式和非平衡式电路,这种结构可以在降低工艺复杂度的同时使电路的功率容量增加一倍,更好地满足现代通信系统对大功率太赫兹频率源的需求。为了提高电路在高耗散功率下的仿真精度,使用符号定义器件在电路仿真软件中建立起新型的电-热自适应模型,最后按照场路结合的迭代方式完成整体电路设计。测试结果表明设计的三倍频器在123~200 mW的驱动功率下可以实现最高8.8%的转换效率,最大输出功率为17.27 mW;在305~384 mW的驱动功率下可以实现最高7.2%的转换效率,最大输出功率为27.33 mW,为高功率太赫兹器件的高效设计提供了有益借鉴。

170GHz二倍频器2路功率合成技术研究

文章研究并实现了基于170GHz二倍频器2路的功率合成。采用三维电磁场仿真设计并实现了E面T型功分/功合器。功率分配器采用WR10标准波导,80GHz~95GHz频带内,插入损耗在0.2dB左右,端口2和端口3之间隔离度在6dB左右。输出功率合成器采用WR5标准波导,160GHz~185GHz频带内,插入损耗在0.4dB左右,端口2和端口3之间隔离度在6dB左右。采用GaAs肖特基二极管单片集成技术设计并制备单路二倍频器,以满足一致性要求;基于170GHz二倍频器2路功率合成的测试结果表明,输入功率在600mW~800mW之间,163GHz~178GHz的输出功率在110mW~264mW,合成效率在80%以上。在171GHz的频点下,峰值输出功率可达264mW,峰值合成效率达到92%。

高效170GHz平衡式肖特基二极管倍频器

太赫兹源的输出功率是限制太赫兹技术远距离应用的重要参数。为了实现高效的太赫兹倍频器,基于高频特性下肖特基二极管的有源区电气模型建模方法,利用指标参数不同的两种肖特基二极管,研制出了两种170 GHz平衡式倍频器。所采用的肖特基二极管有源结区模型完善地考虑了二极管IV特性,载流子饱和速率限制,直流串联电阻以及趋肤效应等特性。通过对两种倍频器仿真结果进行对比,完备地分析了二极管主要指标参数对倍频器性能的影响。最后测试结果显示两种平衡式170 GHz倍频器在155~178 GHz工作带宽内的最高倍频效率分别大于11%和24%,最高输出功率分别大于15 m W和25 m W。从仿真和测试结果表示,采用的肖特基二极管建模方法和平衡式倍频器结构适用于研制高效的太赫兹倍频器。

340 GHz基于肖特基二极管未匹配电路倍频源(英文)

太赫兹技术是一个新兴的交叉研究领域。在过去20年,太赫兹技术有了巨大的发展。倍频器是太赫兹差分接收机重要技术,主要运用在天文、大气和行星科学射频前端。太赫兹空白的存在主要因素是缺少高效太赫兹源和探测器。通过倍频器技术和放大技术,可以得到高稳定低相噪的倍频源。340 GHz是太赫兹大气传输窗口之一,所以340 GHz倍频源能够运用在各种通信成像系统中。肖特基二极管倍频源可以工作在常温和低温下。倍频器是倍频链路最关键的部分。通过理论分析和3D电磁仿真设计了一个340 GHz倍频器。实验得到最大输出功率为4.8dBm,最大效率为3%,在331-354.5GHz输出功率大于0dBm。实验结果证明电路仿真和建模的可行性。

漏电检测与智能鉴相漏电保护器的研究

分析漏电检测与漏电保护原理;介绍各种不同类型漏电保护器保护的原理与特点,,指出解决漏电保护器保护死区的重要性,介绍新型脉冲鉴幅鉴相式无死区漏电保护器和智能鉴相漏电保护器的工作原理与构成,展望漏电保护器的发展趋势.

掺杂KTiOPO_4晶体的生长和性质研究

本文报道了在生长KTiOPO_4的熔盐体系中掺入Rb、Cs或As元素后晶体生长和性质的改变,并从结构和性能的关系方面讨论了这些结果。

225 GHz三倍频器实用设计方法

结合国内现有的加工工艺水平,提出自偏置条件下的反向并联二极管对电路结构.不但解决了三倍频器偏置电路加工的难题,而且可以有效实现奇次倍频.同时,利用HFSS和ADS软件,以场路结合的方式准确模拟三倍频器的电特性,考虑到寄生参数引入的影响.设计完成以后,器件加工以及电装过程均在国内完成.测试结果表明在221 GHz处,有最大输出功率3.1 m W,在219~227 GHz频率范围内输出功率均大于2 m W.以上研究为今后设计高效率亚毫米波倍频器提供重要的参考价值.

基于石英基片工艺的D频段平衡式二倍频器设计(英文)

设计了一款D频段基于商用平面肖特基二极管DBES105a以及石英基片的二倍频器.通过对传统的用于平衡式混频器及倍频器的鳍线/悬置微带线巴伦耦合器进行改进,提出了一种方便为肖特基二极管外加偏置的平衡式倍频结构.首先,提出了一种适用于石英基片的波导/鳍线过渡结构,并且通过仿真及实验对该结构进行了验证,测试结果表明,这种过渡结构的损耗只有0.15 dB.在驱动功率为26.3 mW、外加反偏电压为0.4 V时,倍频器的测试最大输出功率为3.39 mW,对应倍频效率为12.9%.在外加偏置电压偏离最佳偏置点时,倍频器的输出功率从3.1mW降低到2.0 mW.这也说明:为了达到最大倍频输出功率,也需要为肖特基变阻二极管倍频器提供外加直流偏置.

Ka波段二倍频器的研究与设计

利用反向并联二极管对的二倍频原理,设计了Ka波段二倍频器。用高级设计系统ADS设计软件包的射频设计软件对二倍频器的电路进行了模型设计和仿真分析,并对设计出的二倍频器进行了整体优化,研制了Ka波段的二倍频器;在整个Ka波段内的变频损耗为11.2±1.8 dB,减少了设计的理想模型与实际参数的偏差。

基于功率合成技术的75～115GHz六倍频源

本文采用混合集成技术，实现了75～115GHz的w波段六倍频功率合成信号源．其Ku波段输入信号经有源二倍频、功分及放大后，输出两路各约24dBm的Ka波段信号，以驱动75～115GHz三倍频器，变阻二极管基于南京电子器件研究所（NEDI）的GaAs工艺线设计实现，三倍频信号经功率合成后输出．考虑到倍频二极管各种寄生参数的影响，本文采用去嵌入阻抗计算方法，提取二极管的输入阻抗及三次谐波输出阻抗，综合分析匹配电路，优化倍频器效率．在75～115GHz测得六倍频源输出功率大于8．0dBm、输出功率平坦；在112GHz测得最大输出功率为10．2dBm，合成倍频效率大于1．3％，其性能达到了国外同类产品水平，可将微波信号源扩展至75～115GHz，解决了w波段TR组件本振源及发射源的产生问题．

基于肖特基变容二极管的0.17THz二倍频器研制

研制了一种基于肖特基变容二极管的0.17 THz二倍频器,该器件为0.34 THz无线通信系统收发前端提供了低相噪、低杂散的本振信号。倍频器结构基于波导腔体石英基片微带电路实现,其核心器件是多结正向并联的肖特基变容二极管。文中采用结参数模型和三维电磁模型相结合的方式对二极管进行建模,通过两种电路匹配方式实现了0.17 THz二倍频器的最优化设计,最终完成器件的加工及测试。测试结果表明,在输入80~86 GHz,20 d Bm的驱动信号下,倍频器的最大输出功率达12.21 m W,倍频效率11%,输出频点为163 GHz;当前端输入功率达到饱和状态时,该频点输出功率可达21.41 m W。

185GHz固态二倍频器研究

在毫米波及亚毫米波范围,通常采用半导体器件倍频方法获得固态源。该文首先建立了电路拓扑结构,采用CAD技术进行偶次倍频器的电路模型设计和仿真分析,主要工作包括利用非线性分析方法对二极管的阻抗—频率特性进行分析;最佳偏置点的仿真;输出阻抗匹配及输入阻抗匹配仿真;最后,通过ADS和HFSS等软件的联合仿真,设计出185GHz平衡式无源二倍频器。对该倍频器进行了加工测试,结果表明,在180GHz～190GHz,倍频损耗最小为16.8dB,最大为22dB。

D频段新型二倍频器设计

利用阻性二极管实现了一种D频段二倍频器,设计了一种新型双鳍线输入过渡结构,并成功应用于该二倍频器,该结构能更好地实现输入波导与二极管的匹配。该二倍频器采用肖特基势垒二极管MA4E2038,电路制作在0.05 mm厚石英基片上。仿真结果表明,在146.8 GHz处获得最高倍频效率10.3%。实物测试结果显示,在自偏置情况下倍频器在148 GHz处获得最高倍频效率2.3%,在0.7 V偏置电压下倍频器在154 GHz处获得最大输出功率1.1 mW。输出功率可以满足多数应用下对信号源的需求,该倍频器对处于大气窗口的140GHz通信系统具有借鉴作用。

毫米波倍频器的设计与研制

介绍了一种基于微带结构的w波段宽带三倍频器，阐述了倍频器的工作原理，建立了DBES105a肖特基二极管的反向并联结构模型，并基于场路结合的分析方法，设计并实现了W波段的宽带倍频器．测试结果表明，在75～98GHz的频率范围内，其输出功率大于2dBm，峰值功率大于5dBm，与仿真数据基本吻合，证明了本文提出的混合电路建模方法及所提取模型的有效性．

基于GaAs肖特基二极管单片集成技术的330~400 GHz三倍频器

基于砷化镓肖特基二极管研制了工作频率为330~400 GHz的三倍频器。在三倍频电路中,通过将二极管管芯排布方向与信号传输方向垂直,形成了无偏置反向并联型结构,实现对偶次谐波的抑制和对奇次谐波的增强,提高了三倍频器倍频效率。为减小电路封装误差,采用单片集成技术将二极管和外围电路集成在25μm厚的砷化镓衬底上实现三倍频芯片。并将芯片封装入一体设计的屏蔽腔中构成了波导-悬置微带线结构来减小电路损耗。实测结果显示,在330~400 GHz范围内,当输入功率为22 dBm时,三倍频器输出功率大于5.5 dBm,并有优于7 dBm的峰值输出功率。

Q频段变容二极管二倍频器设计

采用商用变容二极管MA46H146设计了一款Q频段串联单管二倍频器。通过拟合该变容二极管的电容-电压曲线以补充该二极管技术资料中不完整的模型参数。针对宽带倍频的设计目的,该变容二极管的输入匹配网络采用高低阻抗线低通滤波器与相移传输线实现,输出匹配网络由低插入损耗带通滤波器及相移传输线实现。测试结果与仿真结果吻合,该二倍频器在输入功率为14.5dBm,变容管偏置电压1.2 V时,43～49GHz频段内倍频效率大于12.6%,最高效率34.7%。

一种应用于SoC的小面积高性能锁相环IP单元

基于0.13μm 1P5M CMOS工艺,设计了一种适用于SoC的小面积高性能PLL IP单元。采用一种新的系统环路参数设计方法,极大地减小了芯片面积。PLL的工作电压为1.2V,输出时钟频率范围为36～768MHz。输出时钟频率600MHz时,时钟抖动约为3.3ps,功耗为4.2mW,芯片面积为0.036mm2。

脉宽调制放大器死区技术研究

脉宽调制放大器工作在开关状态,由于功率开关存在一定的过渡时间,有可能会出现高低侧开关管短暂同时开启的"共态导通"状态,导致输出级功率管烧毁,因此在输出功率管的驱动信号中需引入死区时间。本文对脉宽调制放大器死区实现技术的几种典型方式进行了深入研究,归纳出了双比较器死区产生电路、RC导通延时死区产生电路和MCU死区电路三种典型的死区实现方式,并分别对这三种死区电路的设计进行了理论分析,给出了应用范围和计算实例。