基于FPGA的小目标识别分类系统的设计与实现

为了提高小目标识别和分类的实时性,同时降低识别系统的资源消耗,本文提出了一种简易、高效的现场可编程门阵列(Field Programmable Gate Array,FPGA)小目标识别分类系统。该系统首先通过图像预处理消除图像噪点,并采用并行计算提升系统实时性。然后将处理后的图像与模板进行匹配计算得到识别结果,设计的模板匹配电路具有较小的硬件复杂度和较快的处理速度。实验结果表明,本文所提出的识别系统在680×480图像分辨下,可达137.5帧/s的处理速度,实时性强,同时仅消耗了9个块随机存储器(Block Random Access Memory,BRAM)和2个数字信号处理器(Digital Signal Processor,DSP),硬件资源消耗较少,在处理小目标识别和分类问题上有较好的实用价值。

基于FPGA的多通道温度采编装置设计

针对飞行试验中对设备温度测量的需求,设计了一种适用于飞行测试的高精度多通道温度采编装置。设计以FPGA构建信号采集处理系统,采用AD8227和AD590来实现信号的调理和温度冷端补偿,通过标准RS422协议实现16路温度信号传输,并采取线性拟合的方式对输出进行非线性校正,提高了系统准确率和稳定性。测试结果表明,测温电路全量程内最大测量误差为±0.083%F.S.。经过测试验证,该方案传输过程无丢帧零误码,系统运行高效、可靠。

基于双掩码技术的抗功耗攻击CMOS电路设计

为增强现有差分传输管预充电逻辑(differential pass-transistor pre-charge logic,DP^(2)L)电路结构的抗功耗攻击性能,设计并开发了一种改进型DP^(2)L电路。与改进前电路相比,改进型DP^(2)L电路在不同输入信号下晶体管的导通数目保持相同,从而表现出更好的功耗恒定性能。在此基础上,进一步设计了双轨双掩码差分传输管预充电逻辑(double masked differential pass-transistor pre-charge logic,DMDP^(2)L)电路。该电路不仅改善了原有电路的功耗恒定特性,而且引入的双掩码具有随机性,加大了攻击者获取电路运算结果的难度。模拟结果表明,设计的双轨DMDP^(2)L电路较其他3种同类型逻辑电路的标准化能量偏差(normalized energy deviation,NED)分别减小了11.33%,5.19%和3.06%,表明其具有更好的功耗恒定特性和抗功耗攻击能力。

时空图卷积网络的骨架识别硬件加速器设计

随着人工智能技术的不断发展,神经网络的数据规模逐渐扩大,神经网络的计算量也迅速攀升。为了减少时空图卷积神经网络的计算量,降低硬件实现的资源消耗,提升人体骨架识别时空图卷积神经网络(ST-GCN)实际应用系统的处理速度,利用现场可编程门阵列(FPGA),设计开发了一个基于时空图卷积神经网络的骨架识别硬件加速器。通过对原网络模型进行结构优化与数据量化,减少了FPGA实现约75%的计算量;利用邻接矩阵稀疏性的特点,提出了一种稀疏性矩阵乘加运算的优化方法,减少了约60%的乘法器资源消耗。经过对人体骨架识别实验验证,结果表明,在时钟频率100 MHz下,相较于CPU,FPGA加速ST-GCN单元,加速比达到30.53;FPGA加速人体骨架识别,加速比达到6.86。

自适应滤波器的FPGA硬件实现

采用LMS算法和FIR框架结构,对一种基于FPGA硬件的自适应滤波器系统的实现方法展开探讨。系统采用自顶向下的模块化方案设计16阶自适应滤波器。顶层文件包含两个接口、FIR滤波、误差计量和抽头系数共5个模块。系统参数前期均由MATLAB仿真验证选取最优值。硬件测试平台选用以ZYNQ-7000系列芯片为核心的开发板。加噪正弦波信号经系统滤波处理后通过示波器观测,显示去噪效果良好,且通过逻辑分析仪抓取的结果与MATLAB理论仿真结果符合度较好。系统可以封装成一个自适应反复调用的功放IP核,适用于音频、图像、视频等信号滤波处理领域,具有一定的工程应用价值。

按键式密码电子锁电路的设计

数字电路的设计在计算机、电子和自动化等专业中占据着非常重要的地位,另一方面,现代的教育理念要求加强对学生分析能力、实践动手能力和创新应用能力的培养。为了更好地将理论知识与实践结合起来,详细地阐述了利用集成芯片和门电路设计生活中常见的电子密码锁设计过程,包括核心器件触发器的选择、通过几种方案的比较确定最优设计方案、密码锁的工作过程及相关电路的设计。通过实验室实验验证,增强了学生对电路的感性认识,提高了学生的学习兴趣与效率。

基于GCM算法的电力基础设施监测预警系统研究

针对当前电力基础设施故障、电线杆倒塌等突发险情和未知险情无法做到预警、报警和及时响应的问题,本文拟提出一种基于GCM算法的电力基础设施检测预警系统。通过采用NB通信的高精度北斗定位终端与应用平台相结合,在线感知配电杆物理形变的情况,对采集数据分析、定位数据解析后适配多种预警/报警信息的提示,通过平台整合配电杆电子档案信息,为一线巡检人员提供技术支撑,把握电网运行状态,提高供电服务质量。通过比较GZTD、GPT2w、UNB3m等模型研究,GCM算法模型精度更高,相对于IGS产品的平均偏差精度提升达1.3m,实验验证,该系统能实现电杆状态实时监测,实现精确的预警、报警。

基于现场可编程门阵列的电子显微图像处理关键技术

基于现场可编程门阵列的电子显微图像处理,以便携式心电图仪为例,应用现场可编程门阵列的电子显微图像处理技术,提升医学信号检测和处理能力,为医院、科研院所、企事业单位等在电子显微图像资料获取及使用方面提供有力支持,为相关工作开展提供借鉴。

基于最小二乘的椭圆拟合及其FPGA实现

针对现有的基于FPGA平台实现的最小二乘椭圆拟合算法中线性方程求解输出时延较大的问题,采用Cholesky分解法解线性方程,并对Cholesky分解中的平方根求解,运用单向旋转、合并迭代、迭代次数可调等手段,提出了一种基于CORDIC算法的迭代自适应的平方根求解结构。实验结果表明,改进的平方根求解算法对缩短Cholesky分解输出时延有良好的效果,Cholesky分解在FPGA平台相较于现有的LDLT分解法实现63.26%的速度提升;椭圆拟合算法在保证输出绝对误差小于0.1 pixel的情况下,FPGA平台相对于计算机软件实现了1000倍以上的速度提升,适合实时性要求较高的应用场合。

低功耗矢量水声信号采集处理系统设计与实现

为进一步降低矢量水听器信号采集处理系统对水下滑翔机平台的续航影响,设计了一种以ARM和DSP为核心控制器的低功耗信号采集处理系统。利用ARM控制器实现系统的多种工作模式,以达到不同状态下的最佳功耗控制。此外,在控制软件中加入必要的优先级设计和流水线设计,以提高系统硬件控制效率,最后利用功率测试仪对系统不同工作模式进行测试。结果表明,低功耗模式下平均功耗约为1.27 W,实时处理模式下平均功耗约为4.29 W。在长时间连续工作情况下,可大幅度降低实时处理模式的工作时间占比,功耗控制效果显著,有效证明了该方案的有效性和优越性。

基于忆阻器-CMOS晶体管的逻辑电路及其应用

针对传统组合逻辑电路存在的硬件资源利用率低和功耗高等问题,提出了一种基于忆阻器和CMOS晶体管的存算一体化组合逻辑电路设计方案。利用忆阻器存算一体、结构简单、与CMOS器件兼容等特性,减少了电路元器件数量。首先利用忆阻器的非易失性和阻变特性,设计忆阻与门、或门,结合CMOS晶体管实现与非门、或非门;然后,利用器件存算一体特性,提出了4R2T结构的异或门及同或门电路;最后,基于忆阻逻辑完备集设计了乘法器电路和图像加密电路,并采用LTspice验证电路功能正确性。结果表明,相比传统电路,所设计的乘法器电路元器件数量减少了50%,具有低功耗特性;所设计的图像加密电路具有良好的加密和解密效果,提升了运算效率。

基于ResCSP-34的集成电路供电网络静态电压降预测研究

随着超大规模集成电路的不断发展,片上供电网络的设计日益重要,需要通过计算供电网络的静态电压降来反映设计的性能。然而传统的计算方法需要耗费大量的时间,导致芯片设计周期延长。为了缩短芯片设计的周期和提高芯片设计的效率,本文提出了一个基于卷积神经网络—ResCSP-34的快速静态电压降预测模型。模型采用编码器-解码器结构,首先对残差网络ResNet34进行修改作为编码器的主体结构,然后在解码器中引入特征融合模块,并且在编码器和解码器的连接处引入注意力机制模块,最后提出了一个同时结合了均方误差、皮尔逊相关系数和平均绝对误差的损失函数对模型进行训练。实验结果表明,在CircuitNet数据集上,模型预测结果的平均绝对误差为0.7 mV,小于1 mV,皮尔逊相关系数的平均值大于0.93,接近于1,对一个片上供电网络设计进行静态电压降预测的平均总时间为7.36 s,其中卷积神经网络的平均推理时间为0.015 s。实验结果表明,ResCSP-34模型能够快速且精准地预测静态电压降。

基于改进YOLOX-tiny算法的交警手势识别

为了在城市中实现无人驾驶,需要能够高效检测交警的现场指挥手势。针对现有手势识别算法识别精度低、检测速度慢、难以应对复杂道路环境等问题,提出一种改进的YOLOX-tiny交警手势识别算法。首先,使用改进后的GhostNet网络替换原主干网络,并且插入坐标注意力机制,全面提取输入图像特征,提高了网络的检测精度,同时提升了对中小型目标的检测效果;其次,改进解耦头部分,设计了SCDE Head结构,在减少计算量的同时过滤冗余信息,使得解耦头更有效率,并且解耦头融合了多尺度的特征,提升了目标检测准确率;最后,将SIoU应用到定位损失中,加快网络收敛的速度,提升回归精度。在自制的交警指挥手势数据集上进行测试,实验结果表明,与YOLOX-tiny模型对比,改进后算法参数量减少了27.97%,模型计算量减少了33.31%,且平均检测精度提高了2.31%,检测速度提升了45%,更适合汽车无人驾驶以及硬件部署方面的实际需求。

一种基于CNN的混叠光谱解调算法及FPGA实现

为了解决光纤布拉格光栅(FBG)传感网络的光谱信号混叠问题,基于现场可编程门阵列(FPGA)提出了一种利用卷积神经网络(CNN)模型的混叠光谱信号解调算法,并对其进行硬件实现与加速。通过对模型参数进行定点数量化,压缩网络模型的存储空间,提高FPGA中DSP资源的利用率;利用循环展开和数组重排等硬件优化方法,提高了系统实时性,确定了算法的并行计算方案。研究结果表明,在100MHz的时钟下,测试集解调精度为1.19pm,推理速度为每帧14.96μs,光谱解调速率为60kHz,对于FBG混叠光谱信号解调具有较高的精度和速率。

分解法设计计数器电路分析与仿真

用分解法设计72进制计数器并进行仿真时,数码管状态理论上显示09、19、19、29、39、49、59、69时,却显示19、29、39、49、59、69、79。针对这类错误,在Multisim14.0中对电路进行仿真,用逻辑分析仪对计数器输入输出波形分析后,发现高位计数器接收到的触发信号传输速度快于低位计数器接收到的触发信号,导致高位计数器74LS160先接收到触发信号,使计数状态发生变化,而低位计数器74LS160的状态变化滞后。为解决此类错误,在高位触发信号传输线路中引入与非门或延迟器,延迟高位触发信号的传输时间,使低位计数器接收到的触发信号快于高位触发器的触发信号,低位计数器状态变化快于高位计数器状态的变化。由电路仿真结果来看,由于与非门不能控制延迟时长,无法保证高位信号的延迟时间;延迟器可根据低位触发信号的脉冲频率来设置延迟时间,可有效保证低位触发信号传输速度快于高位触发信号传输速度,从而解决分解法设计计数器时所存在的这一问题。

OFDM系统物理层关键技术研究与FPGA实现

为在复杂环境下实现高效抗干扰无线通信,基于IEEE802.11a协议设计了正交频分复用(OFDM)系统物理层,并利用现场可编程门阵列(FPGA)实现了3种OFDM系统设计中涉及到的物理层关键技术,包括基于短训练序列自相关性的分组检测算法、依据短训练序列循环特性的频偏估计算法和长训练序列特性的信道估计算法。在MATLAB上对3种算法原理进行了仿真实验,结果表明3种关键技术在算法上的可靠性强,在FPGA上实现的可行性强。对3种算法进行模块化设计,编写RTL Verilog代码进行FPGA实现,在Modelsim软件上进行仿真调试,并通过Xilinx生产的Zedboard开发板上板验证了其功能及性能表现,设计了处理系统端以太网传输协议,在PC上通过网口调试助手进行数据传输,接收机正确接收到数据,证明该系统能正常进行无线数据传输。

基于Vivado和Nexys4 DDR的音乐节拍器电路设计

数字逻辑实验作为计算机科学与技术专业中的一门核心实验课程,是培养学生计算机基础和编程能力的重要环节。针对传统数字逻辑实验门槛高、成本高、实验效果不够理想的问题,提出了基于Vivado软件与Nexys4 DDR实验板相结合的实验模式,分析了该实验模式如何解决传统数字逻辑实验中的问题。该文以音乐节拍器实验为例,介绍了实验原理、实验内容、实验过程及实验结果等,揭示了该实验模式所具备的配置简单、性能优越等特点,以及在提高实验效率,增强学生参与实验积极性方面发挥的较大作用。

基于Multisim14的集成加法计数器竞争冒险现象的仿真分析

随着我国计算机技术的发展,高职教学中采用仿真软件的分析方法进行教学实践的研究已经非常普遍,文章通过Multisim14仿真软件对74LS161加法计数器在大规模集成电路中的竞争冒险现象的产生原因及消除方法进行了分析和阐述,旨在解决数字电子技术课程教学中线下实验课时紧张、实验器材种类有限等问题,能更好地促进学生自主学习的积极性。

基于Unet的车牌定位系统及其FPGA实现

针对传统基于边缘检测、颜色和形态学的车牌定位算法易受拍摄角度、光照、天气等复杂背景干扰的问题,本文引入Unet神经网络,提高了车牌定位的准确度。考虑到硬件移植的可行性,重点考虑了Unet网络宽度、输入图像分辨率、非结构化剪枝等对定位精度的影响,得到更为轻量的网络模型,参数总量仅为76K。在FPGA板上搭建测试平台测试实现了97.6%的定位准确率,识别帧率为50FPS,可应用于需边沿计算的场景中。

基于FPGA制作的贪吃蛇小游戏

基于FPGA可编程数电芯片、LCD屏幕,按键等打造了基于FPGA的贪吃蛇小游戏,通过随机数生成实现随机位置出现食物。在基础功能之外,我们利用数码管的计时功能来展示玩家的存活时间以增加游戏的趣味性。游戏启动时FPGA屏幕上会显示出“开始游戏”这四个字,同时计时功能也启动,游戏开始后,游戏玩家通过控制远程平台左边的按键来控制蛇身的移动,屏幕上会出现红色的方块是玩家需要用蛇去“吃掉”的食物,吃掉一个食物的同时蛇身长度+1,当蛇触碰到四周的墙壁或者自己的身体时判定为死亡,游戏结束后屏幕上会显示本次游戏结束并且显示本次游戏的时长。