逻辑内建自测试技术进展综述

逻辑内建自测试(logic buit-in self-test,LBIST)是一种可测试性设计技术,利用芯片、板级或系统上的部分电路测试数字逻辑电路本身。LBIST对于许多应用来说至关重要,尤其是国防、航空航天、自动驾驶等生命和任务关键型的应用。这些应用需要执行片上、板上或系统内自检,以提高整个系统的可靠性及执行远程诊断的能力。该文首先给出了常用的LBIST分类,并描述了经典的,也是工业界应用最成功的LBIST架构——使用多输入特征寄存器和并行移位序列产生器的自测试架构;其次,对国内外研究团队、研究进展进行了总结;再次,详细剖析了LBIST的基本原理、时序控制、确定性自测试设计、低功耗设计、“X”容忍等关键技术点,列举出了主流的LBIST商业工具,并逐一分析了其软件架构和技术特点;最后,讨论当前LBIST技术仍需进一步解决的问题,并进行展望。

一种应用于TDC的低抖动延迟锁相环电路设计

本文采用双延迟线和防错锁控制结构,结合对电荷泵等关键模块版图对称性的匹配控制,设计了一种针对(Time-to-Digital Converter,TDC)应用的宽动态锁定范围、低静态相位误差延迟锁相环(Delay-Locked Loop,DLL)电路.基于TSMC 0.35μm CMOS工艺,完成了电路的仿真和流片验证.测试结果表明,DLL频率锁定范围为40MHz-200MHz;静态相位误差161ps@125MHz;在无噪声输入的理想时钟驱动下,200MHz频率点下的峰-峰值抖动最大为85.3ps,均方根抖动最大为9.44ps,可满足亚纳秒级时间分辨的TDC应用需求.

基于单片机的复杂可编程逻辑器件快速配置方法

介绍基于SRAM的可重配置CPLD的原理,通过对多种串行配置的比较,提出了由单片机和FLASH存储器组成的串行配置方式,并从系统复杂度、可靠性和经济性等方面进行了比较和分析。

NoC节点编码及路由算法的研究

NoC的设计和实现受到芯片的面积、功耗、深亚微米效应的限制。将拓扑结构和节点编码相结合,提出一种基于约翰逊码的二维平面编码。该编码隐含了Torus网络拓扑结构以及网络节点之间的连接关系并且有很好的扩展性,能够简化Torus拓扑结构上路由算法的实现和降低硬件成本。基于此编码和利用X-Y路由的路由确定性特点,提出改进X-Y路由,在中间节点只需要3或5个逻辑运算,降低路由的计算复杂性和硬件成本。最后,进行了节点结构设计。提出的编码不仅用于NoC的路由方面而且在NoC任务映射方面有重要应用。

虚拟电子实验台在实验教学中的应用

结合一个实际的仿真软件,介绍新型虚拟电子实验台在数字逻辑电路实验中的应用。

虚拟实验系统在“数字逻辑”实验教学中的应用

分析了"数字逻辑"实验教学中存在的问题,提出了虚拟实验教学的改革措施,介绍了该校虚拟实验系统在"数字逻辑"实验教学中的应用。

时序逻辑电路的Petri网分析方法

本文应用带抑止弧的增广Ｐｅｔｒｉ网，建立了基本门电路和常用触发器的Ｐｅｔｒｉ网模型，讨论了运用该模型描述同步和异步时序逻辑电路，给出了此增广Ｐｅｔｒｉ网的矩阵描述和状态转移方程，在此基础上提出了同步和异步时序逻辑电路统一分析的Ｐｅｔｒｉ网方法．

基于分层超立方体的精确ESOP最小化

针对大变量逻辑函数的ESOP最小化求解问题,提出一种面向任意完全规定逻辑函数的精确ESOP最小化方法.该方法引入逻辑函数的n维分层超立方体表示模型,采用立方体几何图形映射Exorlink操作,实现一种立方体EXOR转换图的精确最小化转换;使用立方体集合划分与变量置换完成逻辑函数的分层超立方体结构映射以减少函数覆盖;在此基础上,给出基于分层超立方体的ESOP精确最小化算法.在MCNC基准电路上的实验结果表明,与其他ESOP最小化方法相比,文中方法可在多项式计算时间内实现大变量逻辑函数的ESOP最小化.

OLED无源驱动电路设计与仿真

基于有机电致发光(OLED)结构及发光机理,分析驱动条件,选择适合OLED的交流驱动方式,设计了一个OLED无源驱动电路,并应用ModelSim仿真软件模拟验证所设计的电路,分析了其特性,得出适合OLED发光的时序信号及控制信号仿真结果.

基于FPGA的VGA图像控制器设计

首先介绍了VGA图像控制器的硬件电路,然后分别从时序信号产生、图片数据的存储和图像显示三个方面对VGA图像控制器的软件部分进行了介绍,最后给出了该控制器在ModelS im中的仿真结果并指出了该设计的可行性及优越性。

基于边界扫描技术的SOC数字电路可测性设计

随着SOC系统的快速发展,如何对其进行有效的测试与诊断是当前研究的热点问题。从SOC数字电路可测试性设计的角度出发,基于边界扫描技术,设计了具有边界扫描结构的IP核,并对相应的测试方法进行了研究。通过仿真及时序分析,验证了该设计方法的可行性,为SOC系统的测试提供了新的思路。

基于IEEE Std 1500标准的SOC可测性设计研究

集成电路深亚微米制造技术和设计技术的迅速发展,使得基于IP核复用的SOC设计技术得到越来越广泛的应用,但由于IP核的来源不同,设计标准的不兼容等因素,使得SOC的测试变得越来越困难;IEEE为解决SOC的测试问题提出了嵌入式芯核测试标准IEEE Std 1500,致力于建立标准化的IP核供应商和用户之间的测试接口,简化核测试信息的复用;文章详细介绍了IEEE Std 1500标准的测试架构,使用方法和核测试描述语言CTL,同时给出标准中提出的SOC可测性设计方法。

基于CPLD技术的A/D转换器接口电路设计

设计了基于CPLD技术的A/D转换器AD 574、LED与单片机的接口电路,并做出了相应的软件设计。CPLD的逻辑控制灵活性有利于系统的扩展和修改,在数据采集与控制系统中有广泛的应用前景。

基于CPLD的单片机接口设计

现在分离元件在很多电路设计中还在普遍使用,完成逻辑转换、地址译码、数据锁存等任务,在PLD技术相当成熟的今天,采用PLD代替传统分离元器件,将会极大地减小PCB尺寸,节约成本。对CPLD器件和开发工具进行研究,提出一种单片机与CPLD总线接口方案。运用该方案设计单片机系统实现A/D,D/A,LCD等多种外设的接口,电路简洁,并给出CPLD电路设计方案,总体电路原理图和关键程序代码。

专用字符集译码逻辑的程序优化设计

提出了一种组合逻辑译码电路优化设计的基本原则 ,给出了基于该优化设计原则的程序设计所涉及的关键数据结构和算法 ,并利用现有中小规模译码驱动电路 744 8系列芯片和门电路等实现了工程实践中需要的特殊字符集译码优化设计的参考电路 .

基于信号组件的新一代测试语言——ATLAS2K及其应用研究

面向信号的ATS设计是现代测试技术的重要分支。论述了测试语言ATLAS的产生、发展过程 ,分析了其存在的问题。指出基于信号组件的ATLAS 2K是新一代测试标准语言 ,详细介绍了它的特点、模型结构及在现代ATS设计中的应用。ATLAS2K以信号描述为核心 ,满足了TPS可移植性的发展要求 。

一种抗单粒子翻转容错异步收发器电路设计

为了改善星载粒子探测装置异步收发器的抗单粒子翻转性能,提出了一种基于Actel Flash FPGA的解决异步收发器抗单粒子翻转和传输过程中检错和纠错问题的高可靠设计方案。基于Actel公司的Pro ASIC Plus系列APA600 FPGA,采用汉明码(Hamming Code)和三模冗余(Triple Modular Redundancy,TMR)法相结合的方式对异步收发器进行容错设计,实现了一种新型的抗单粒子翻转电路。对于发送器模块,首先数据处理单元把发送的数据送到编码器中完成汉明码编码,之后将编码完成的数据分别发送给多数表决器中来表决得到数据送入串行发送器中,最后将并串转换的数据发送出去。对于接收器模块,通过串行接收器对接收数据进行串并转换,并将转换后的并行数据送入解码器,解码器对接收到码字进行译码,得到最终的信息数据。对设计进行误差注入仿真测试,结果表明所设计的容错异步串行收发器能够有效地容错,可以非常方便地应用到航空航天等辐射环境中,实现高可靠的系统设计。

基于VHDL语言的可编程逻辑系统的设计方法

提出一种基于VHDL语言的可编程逻辑系统的设计方法。阐述了可编程逻辑器件和VHDL语言的特点,说明了采用VHDL语言和可编程逻辑器件进行数字系统设计的有效性,并给出设计步骤。VHDL语言和可编程逻辑器件的结合作为一种强有力的设计方式,将为设计者的产品上市带来创纪录的速度。

基于RM型三变量通用逻辑门的查表设计

本文讨论了逻辑函数的RM展开与分类,给出了基于逻辑函数RM展开的三变量函数P分类表、接线顺序表以及P分类代表函数的接线方案。在此基础上提出了基于RM型三变量通用逻辑门的查表设计方法,并给出了具体设计实例。

逻辑函数表达式几种常用形式的转换方法

在用限定的逻辑门电路实现某一逻辑功能时需要进行逻辑函数表达形式的变换。基于探索各种逻辑函数表达式获取方法的目的,采用以与或表达式为基础及各种表达式的定义出发进行变换的方法,给出了逻辑函数表达式几种常用形式的转换方法与步骤,并给出基于特殊最小项构成的标准与或式变换成逻辑函数异或式的方法与步骤。变换过程简单、方便快捷,能提高数字逻辑电路的设计效率。