基于异构平台的三角矩阵回代加速求解研究

瞬态电路仿真中常建立线性系统模型,而顺序求解多右端项的三角矩阵十分耗时。为了提高瞬态电路仿真中耗时的三角矩阵回代速度,提出了一种基于异构平台的并行计算方法快速求解三角矩阵。通过优先计算与解向量相关的乘法,挖掘了回代计算的并行性。设计了核心是多个浮点计算功能的运算阵列以及主从两层状态机的控制模块。相比于使用MKL求解库的Intel 24核CPU平台,本架构基于XCZU15EG的Zynq UltraScale系列FPGA进行了线性矩阵求解实验,实验所用矩阵均为对称正定、对角占优且稠密度均大于50%。提出的加速架构求解的平均加速比达到22倍,求解误差在10-17~10-14内。实验结果表明,该架构一定程度上提高了矩阵求解速度,适合于较高维度线性矩阵的前后向回代求解。

基于NIOSⅡ的高速多路数据采集系统

针对复杂战场环境对数据采集的需求,利用FPGA构建了可编程片上系统(SOPC),实现了高速多路数据采集,详细论述了NIOSⅡ嵌入式系统以及其外设的设计方法;传感器采集的数据经过高速AD转换后,由SOPC系统进行数据缓冲和格式转换并存入存储器,SD卡的使用方便了数据的存取、处理和存储空间的扩展;实验结果表明,该系统能够可靠、准确地对多路信号进行采集,且运行稳定。

基于函数级FPGA原型的硬件内部进化

电路进化设计是现阶段可进化硬件 (EHW)研究的重点内容 .针对制约进化设计能力的主要“瓶颈”,该文提出并讨论了一种简洁高效的内部进化方法 ,包括基于函数变换的染色体高效编码方案、与之配套的函数级 FP-GA原型和进化实验平台以及在线评估与遗传参数自适应方法等 .交通灯控制器、4位可级联比较器等相对复杂且具应用价值的电路的成功进化 ,证明该方法适用于组合、时序电路的进化设计 ,并可显著地减少运算量 。

基于PCI总线的FPGA配置系统的设计

在对FPGA配置比特流文件进行结构分析的基础上, 通过系统PCI总线利用SelectMAP配置模式实现了对FPGA数据进行在线配置系统的设计, 解决了传统数据加载方法中需要加载电缆的限制, 完成了对FPGA芯片程序加载过程的完全软件化操作, 使得整个系统的配置、调试能够同步进行。实验测试表明, 系统工作正常, 证明系统原理与硬件设计是成功的。

基于CPLD的线阵CCD的驱动及数据采集

本文介绍了基于CPLD的线阵CCD的驱动和数据采集系统的软硬件构成、工作原理及设计方案,讨论了图像采集、数据存储等技术,并对系统的测量结果进行了分析。结果表明,该系统实现了对线阵CCD的正确驱动和数据的实时采集存储,结构简单,可进一步应用于高精度的一维尺寸测量。

一种并行AD采集系统的通道匹配误差研究

随着现代宽带雷达通讯的发展,对雷达回波信号的采集和目标的特征提取成为研究者关注的焦点。由于雷达回波的高频信号高达几十兆赫兹,时间交替采样模数转换器(ADC)系统便可在其中发挥重要作用,但这种结构会引入时间、增益和偏置3种主要的通道失配误差。该文对通道失配误差作了分析,建立了3种误差并存的非均匀采样信号频谱的数学模型,并在此基础上提出了该文的误差联合测量高效实时校正算法,最后在现场可编程门阵列(FPGA)中完成了整个算法的实现。

基于Xilinx FPGA的SPI Flash控制器设计与验证

基于Xilinx FPGA的SPI Flash控制器实现了一种在线配置Flash的方法。由于Flash芯片本身功能指令较多,使得对它进行直接操作变得非常困难,而利用FPGA丰富的逻辑资源以及产生精确时序的能力,以FPGA为主设备,SPI Flash为从设备,使FPGA一方面与电脑串口通信获得数据,另一方面对SPI Flash进行控制,这样就完成了FPGA配置数据的控制和存储。

基于FPGA的多路并行独立串口的实现

为了实现对多路并行工作串口设备的远程监控,使远程的客户端通过以太网来访问独立的串口设备,设计了基于ARM+FPGA结构的网关服务器,并在FPGA中实现了多路并行独立的串口接收发送模块。自底向上的介绍多路并行独立串口模块内部UART模块,带缓冲区的UART模块,上层控制部分的具体实现,以及ARM对该模块读写控制的时序要求。该串口模块已经成功用硬件实现,并在网关服务器中工作正常。运行结果证明该模块可以很好的提高系统的工作效率和工作半径,达到了设计的要求。

基于Linux系统的软PLC设计

介绍了软PLC的发展和有关的概念,探讨了软PLC的特点。详细介绍了软PLC的硬件设计和软件设计平台,对软PLC的设计方案作了全面的描述,并对其中的关键技术作了详细解释。

基于梯形图语言的软PLC技术研究与实现

介绍了软PLC的硬件平台、软件平台和软件的整体架构设计,同时阐述了其中的关键技术如梯形图语言的编辑功能和编译功能实现,最后介绍了软PLC系统在测试中的运行情况。

可重构Keccak算法设计及FPGA实现

在分析研究Keccak算法的基础上,针对现有Keccak算法的硬件实现方案版本单一,应用不灵活的问题,设计了一种高性能可重构的Keccak算法硬件实现方案。实验结果表明:该方案在Xilinx公司的现场可编程门阵列(FPGA)Virtex-5平台上的时钟频率可达214 MHz,占用1607 slices;该方案具有吞吐量高(9131 Mbps),应用灵活性好,可支持4种不同参数版本的优点。

硬件演化原理及实现方法研究

文章对基于Virtex系列FPGA的硬件外部演化技术进行了研究 ,对演化算法的流程进行了分析 ,介绍了演化硬件的概念、原理、JBitsAPI软件以及Virtex器件结构。基于JBitsAPI软件 ,采用外部演化的方式对电路进行演化 。

基于FPGA的应力应变测试系统设计

在某些应变测试系统中,既要求体积小,功耗低,还要求实现实时显示,这样系统就必须具有较高的数据传输速度和更加灵活的通道选择及采样方式,本文介绍了用FPGA硬件实现上述要求的方法.用FPGA来实现主控逻辑模块.FPGA经过一系列的逻辑和时钟运算,按照用户的设置要求将命令逻辑解串并发送到单片机及模拟电路.单片机采集到的数据保存到FPGA内部的FIFO里,当达到FIFO余度值时,计算机取走采集到的数据进行显示和存储.实验结果表明,系统工作稳定,控制方便,能得到可靠的实验数据.

基于ZigBee的网域车辆监控系统的设计

为了实时监测、捕捉重要区域内的各种监测信息,从应用角度出发,提出了一种基于ZigBee的远程网域车辆监控系统的实施方案,车辆终端的网络可控节点采用了基于无线微控制器JN5121与DSPIC33F的双核体系架构,并利用无线传感网络技术以及监控系统与子节点之间的通信协议对局域网内行进车辆进行调度、速度和姿态的监控和反控停车等操作。实验结果表明,该方法提高了网域控制的灵活性和复用率,在无人监控、目标监测等场合有较高的实际应用价值。

基于74LS161的扭环形计数器自启动设计

为探索MSI(Medium Scale Integrated circuit)可编程计数器进行非常规使用改变应用方向的逻辑修改技术,探讨了基于74LS161的扭环形计数器自启动设计问题,提出了MSI可编程计数器改变应用方向的逻辑修改方法。通过对可编程计数器74LS161的状态输出进行逻辑修改改变计数规律,将状态输出反馈到预置数输入端,实现"次态=预置数"的时序关系,并进行自启动逻辑修改设计。可实现扭环形计数器自启动设计,从而实现逻辑功能扩展,简化了扭环形计数器的设计过程。

嵌入式固态存储系统ECC算法的研究与实现

为提高差错检测和修正(ECC)校验编码的简洁性,从信息编码理论的角度,研究了一种基于Hamming编码方式的ECC方法.通过在数据空间中构造多字节数据的信息矩阵,利用ECC编码方法,设计生成了ECC校验算法的系数矩阵,利用线性空间变换理论计算生成了纠错校验码,提出了一种简洁的、具有较强可计算性的基于ECC校验码的误码校验和定位算法,并给出在嵌入式固态存储器中进行纠错编码、校验和纠错的详细过程.最后运用硬件编程语言VHDL在Xilinx ISE的实验环境下成功实现了该检错纠错算法.结果表明该算法可以检测出1bit以及2bit的读写错误,且可对1bit错误进行修正.

基于FPGA的自适应LMS算法的实现

为了高速实现自适应算法,在分析了自适应LMS算法结构的基础上,采用了基于流水线操作和并行结构的自适应LMS算法的FPGA设计方法。利用带嵌入式存储块的FPGA,采用模块化的设计思想,实现了算法设计。整个系统包括存储模块、权值计算模块、调整误差计算模块和总控制模块4部分。当权值数较多时,在采用流水线操作的基础上,引入了并行结构设计,满足实时性的要求。仿真结果表明,该方案是十分有效的。

基于构件运算的可重构系统代数模型

可重构系统是指一个系统由构件组成,随着构件被替换以及组合拓扑关系的变化,系统表现出不同的功能.针对可重构系统在形式化和重构建模方面的不足,用代数学方法对可重构构件、构件组合、可重构系统的属性和行为特征进行抽象,把构件组合定义成构件的"运算"实现,结合进程代数中算子的概念,定义了多种构件组合运算,建立了可重构系统的代数模型.在代数模型基础上,提出了重构建模和重构范式,为可重构系统提供理论支持,最后介绍了应用案例.

伪随机序列及其在通信加密中的应用

介绍了m序列的性质、产生方法及m序列在通信加密中的应用。m序列自相关性较好,容易产生和复制,而且具有伪随机性,利用m序列加密数字信号,使加密后的信号在携带原始信息的同时具有伪噪声的特点,以达到在信号传输的过程中隐藏信息的目的;在信号接收端,再次利用m序列加以解密,恢复出原始信号。硬件描述语言VHDL是电子设计自动化的工具,主要用于描述数字系统的结构、行为、功能和接口。EDA技术以计算机为工具,完成数字系统的逻辑综合、布局布线和设计仿真等工作,极大地提高了设计效率。设计仿真是进行设计验证的主要手段。文中给出了信号加密的原理框图和基于Max+Plus平台用VHDL语言实现的仿真波形。

FPGA在飞行仪表字符图形产生器设计中的应用

介绍飞行仪表字符图形产生器的工作原理和实现方法 ,并提出了一种针对飞行仪表显示图形特点的新型帧存结构 ,该帧存结构具有双缓冲和自动消隐等特点。文中讨论了采用大规模可编程逻辑器件 FPGA设计的视频控制器和帧存控制器的方法。最后 ,重点介绍自动消隐帧存的原理和设计方法 ,该方法能大大加快飞行仪表显示画面的生成速度。