一次性可编程存储器的数据保持特性建模及分析

基于300 mm 0.18μm MS 5 V工艺平台设计并流片了1k×16一次性可编程OTP器件,并对存储单元的结构、工作原理及工艺等可能影响数据保持寿命的因素进行了分析。根据Arrhenius寿命模型对不同样品设置了高温老化实验测试,收集数据并对OTP器件的保持特性进行建模。通过225℃、250℃和275℃条件下的高温老化加速实验,拟合样品最大数据保持时间曲线。在生产过程中可能出现的最差产品条件下,对1/(kT)与数据保持时间曲线进行数学拟合,计算在不同失效条件下的浮栅电荷泄漏的激活能和最大数据保持时间。

镁掺杂氧化锌基阻变存储器的制备研究

近年来,由于大数据的迅速发展,人类对集成电路中半导体存储器的容量、密度以及存储速度提出越来越高的要求。阻变存储器(ResistanceRandomAccess Memory,RRAM)具有结构简单、存储密度高、擦写速度快、写入电压低、耐久性高等特点,使其成为了最具发展潜力的新型半导体存储器之一。金属氧化物如ZnO、MgO等材料具有与CMOS工艺良好的兼容性,易于三维集成的优势,因此它们是制备RRAM的理想材料。文章主要开展了磁控溅射法镁掺杂氧化锌(MgZnO)薄膜制备及其RRAM性能的研究,研究出了MgZnO薄膜的制备对RRAM特性的影响规律。

R-DSP中二级Cache控制器的优化设计

针对二级Cache控制器(L2)对于提升R数字信号处理器(R-DSP)访存效率和整体性能的重要作用,结合L2中涉及的内存安全维护和多请求访存仲裁问题,在现有R-DSP中L2基础上实现优化。首先,采用多重分块的存储组织结构,提高访存效率;其次,并行处理一级Cache控制器请求与外存请求,减小请求处理周期;最后,增加带宽管理与存储保护功能,合理仲裁访存请求并维护存储安全。实验结果表明,相较于传统设计,新设计在保护二级存储安全的同时实现带宽管理式访存仲裁。与现有R-DSP中的L2相比,新设计的存储体单拍最大可响应访存请求数量提升了1倍,一级请求和外存请求的平均处理时钟周期数分别降低了25%和19.6%。

FPGA实现高速实时多端口图像处理系统的研究

为了满足多个设备实时处理传输高速图像数据的需求,介绍了利用Virtex-6FPGA设计实现高速实时多端口图像处理系统的原理和方法。通过Chipscope工具采样输入输出数据,验证了系统的可行性和可靠性,并分析计算出系统速率和其他主要时间参数。实现了相机采集、PCIe输入输出以及DVI输出等功能,实验结果显示高速实时多端口图像处理系统具有集成度高、传输带宽高、功耗低等优点。在实时图像处理领域具有很高的实用价值。

ECC嵌入BCH码的NAND闪存纠错算法

针对现有闪存基于硬件ECC纠错算法的纠错能力差,而基于RS码和BCH码纠错算法的译码耗时长的问题,提出一种适于空间应用的硬件ECC嵌入BCH码的闪存纠错算法.分析了闪存内部组织结构特点及闪存硬件ECC纠错原理,提出了一种嵌入BCH(2084,2048,3)码的闪存纠错算法.采用一种蝶形阵列处理机制来迭代计算BCH校验码.使用地面检测设备对闪存纠错算法进行了试验验证.结果表明,纠错算法能快速稳定、可靠地工作,在Flash单页2 kB/页下,可以纠正24b错误.该纠错提高了空间相机图像存储系统的可靠性.

应用NAND型闪存的高速大容量图像存储器

针对单片闪存存储速度低,容量小,且存在无效块的问题,提出了一种高速大容量图像存储器的可靠性存储方案。通过分析闪存的组织结构和特征,并区分闪存写入无效块和非写入无效块,提出了基于CAM的数据分类匹配检测机制,以提高无效块信息匹配速度,并采用SRAM阵列冗余备份防止数据写入错误。在此基础上,提出了具有双总线结构的双流水线机制,多个流水线级出现写入无效块时,不中断流水线,保证存储器写入速度。通过搭建硬件平台进行实验测试,结果表明,该方法能够在5个系统时钟周期内实现无效块匹配,其持续存储速度达到960 Mb/s,持续读取速度达到1.152 Gb/s,擦除速度达到27.3 Gb/s,系统存储容量为80 GB。

移动便携图像存储系统的设计

为满足Camera Link相机图像存储系统小型化、可移动、易携带的要求,设计了基于Xilinx公司V4系列现场可编程门阵列(FPGA)和TI公司6000系列数字信号处理器(DSP)相结合的硬件电路方案。首先,在FPGA的控制下图像数据缓存到一片SDRAM中,同时读出另外一片SDRAM中缓存的图像,经乒乓操作存储到两块固态硬盘中。其次,DSP与上位机用百兆网连接,在上位机的控制下,DSP从外部存储器接口(EMIF)中获取图像数据后,发送给上位机完成实时显示或者存储图像回放的功能。实验表明:在相机分辨率为640×480、帧频为100f/s且像素为10位时,该系统可以不丢帧地完成图像存储任务。在不需要实时显示的应用场合,系统可以单独完成脱机存储任务,满足Base型Camera Link相机的便携存储要求。

空间图像存储器NAND Flash的可靠性

针对空间相机中的图像存储器NAND Flash由于坏块和单粒子翻转导致存储数据不可靠的问题,研究了Flash坏块的管理策略和纠错算法。分析了Flash结构和工作特点,提出了基于并行双遍历机制的坏块管理策略,阐述了双遍历机制的设计思想并分析了它的有效性。在分析Flash结构和纠错特点的基础上,提出了在域GF(28)上的缩短码RS(246,240)+RS(134,128)纠错算法,并说明了编解码算法思想和实现电路。最后,在一空间多光谱相机样机的图像存储设备上进行了试验验证。结果表明,管理策略能快速可靠地处理坏块事件,每次操作仅需1个系统时钟周期即可完成坏块判断。纠错算法在2KB/page内可以纠正27B错误,编码速度达到72.53MBps,解码器速度达到54.26MBps。提出的管理策略和纠错算法有效地解决了Flash数据存储的不可靠问题。

高介电常数材料在半导体存储器件中的应用

高介电常数材料是当前微电子行业最热门的研究课题之一。它的应用为解决当前半导体器件尺寸缩小导致的栅氧层厚度极限问题提供了可能性 ,同时利用一些高介电常数材料具有的特殊物理特性 ,可实现具有特殊性能的新型器件。文中主要介绍几类常用的高介电常数材料的特性和制备方法 。

阻变存储器及其集成技术研究进展

在各种新型非挥发性存储器中,阻变存储器(RRAM)具有成为下一代存储器的潜力。介绍了RRAM器件的基本结构,分类总结了常用的材料以及制备工艺,对RRAM阵列的集成方案进行了比较,并讨论了目前存在的问题;最后,对RRAM的研究趋势进行了展望。

卷积神经网络(CNN)算法的FPGA并行结构设计

本文进行了CNN算法的FPGA并行结构设计.该设计首先利用CNN的并行计算特征以及循环变换方法,实现了可高效进行并行流水线的卷积计算电路,然后利用能够减少存储器访存时间的双缓存技术,在输入输出部分实现了缓存阵列,用于提高电路的计算性能(GOPS,每秒十亿次运算数).同时本文还对激活函数进行了优化设计,利用查找表和多项式结合的分段拟合方法设计了激活函数(sigmoid)的硬件电路,以保证近似的激活函数的硬件电路不会使精度下降.实验结果表明:输入时钟为150 MHz时,整体电路在计算性能上由15.87 GOPS提高到了20.62 GOPS,并在MNIST数据集上的识别率达到了98.81%.

NAND型闪存大容量图像存储器无效块管理

针对NAND型闪存大容量图像存储器存在无效块的问题,提出了一种无效块快速检测与管理算法.在分析闪存写入无效块和非写入无效块的基础上,采用基于CAM的无效块信息分类匹配检测机制.闪存在擦除、写入和读取操作过程中采用CAM和SRAM匹配检测无效块,并存储新增长无效块.另外高速图像写入闪存过程中,提出了基于SRAM数据备份的方法,防止图像数据存储错误.通过搭建基于FPGA的闪存图像存储器硬件平台,实验证明该算法能够在5个系统时钟周期内匹配无效块,能够在3个系统时钟周期内存储新增无效块,能够匹配连续无效块信息,并实现数据备份.

Base型Camera Link脱机存储系统设计

为解决现有Base型Camera Link相机需要专用采集卡和系统机才能存储的问题,设计了基于FPGA的脱机存储系统。该系统使用两片SDRAM交替缓存图像后,经乒乓操作存储到两块IDE固态硬盘中。该系统实现了分辨率为640×480,帧频为100f/s的10位图像数据存储。实验表明系统实现了图像数据的完整存储。

基于二维汉明码结构的闪存纠错存储系统

针对闪存存储单元会出现多位错误,提出了NAND型闪存存储器的二维汉明码算法,从行和列二维结构上对任意2Jbit字长的存储数据,用统一的公式化算法进行汉明编码,通过计算纠错偶对能够纠错多位数据误码的情况,译码时先纠错,再校验,保证存储系统数据的完整性,解决了MLC结构闪存的纠错问题.在此基础上分析了不能纠错的图样模式.该算法核心结构上只有异或操作,易于实现,适用于NAND型闪存存储器.实验表明,闪存系统中有效数据二维结构为1 024×128时,采用二维汉明码结构,编码效率为11%,实际编码效率为12.6%.其编码速度和译码速度均达到了102Gbps,适用于高速存储系统.

高速弹丸位置坐标自动测量系统设计

为了精确测量高速弹丸穿越光幕靶瞬间的位置坐标,设计一种基于FPGA加DSP的实时图像处理板卡,采用处理板卡与嵌入式软件算法相结合的方式组成高速弹丸位置坐标自动测量系统。该系统可以设置相机面阵和线阵工作,使测量前端自动互瞄、自动组成光幕靶,提高系统自动化程度。设计基于FPGA的SATA硬盘阵列控制方法,保证高速图像的实时记录和回放。利用FPGA实现的PCIe接口保证上位机与板卡数据交换和通信的实时性。实验结果表明,本系统能够自动完成测量前的准备工作,高速弹丸的捕获概率超过99%,以中心点为原点的200mm直径范围内的测量精度优于1mm。本系统能够满足高速弹丸位置坐标的测量需求,具有捕获率高、精度高、实时性好等特点,有很高的实用价值。

高集成度TYPE A读写器芯片MF RC500及其应用

介绍了高集成度TYPEA读写器芯片MFRC500的内部电路结构 ,并对其内部寄存器的有关命令及加密算法等功能做了较详细的阐述 。

HPM作用下27系列EPROM存储器失效的实验研究

在高功率微波（ＨＰＭ）辐射下，２７系列ＥＰＲＯＭ存储器呈现出暂时失效及永久失效两种情况。进一步的研究表明，在较低功率密度电磁波辐射下，器件失效的主要原因是场的作用；在较高功率密度电磁波辐射下，器件失效的原因除了场的作用外，还有热致作用。场的作用主要是通过形成空间电偶层产生微波霍耳效应所致。

ARM-Linux嵌入式系统BootLoader的配置与移植

嵌入式系统BootLoader的配置及移植是解决嵌入式系统的启动、初始化、操作系统内核的固化和引导等问题的关键。分析了ARM-Linux嵌入式系统的组成,介绍了BootLoader的概念及移植、修改需要注意的问题。并以S3C44B0处理器为例,实现了其在Linux系统下的配置与移植,通过引导程序BootLoader的装入,成功解决了嵌入式系统的启动、初始化、操作系统内核的固化和引导等问题。

大容量闪存芯片与DSP接口设计

K9K2G08U0M是三星公司的大容量闪存芯片,它的单片容量高达256MB。文中介绍了K9K2G08U0M的特性和使用方法,重点说明了与TI的TMS320F2812的硬件接口和软件编程。

忆阻器的发展现状与未来

忆阻器是近年来发现的一种新型无源电路元件,具有非易失记忆特性,且在开关性能和工艺尺寸等多方面具有优势,可能成为IT技术新的物理基础。本文概述了忆阻器的研究意义,详细介绍了忆阻器的定义与发展历程,着重从器件制备、表征测试、基于忆阻器的新型计算系统应用等三个方面综述总结了国内外发展现状,并对忆阻器未来发展所面临的挑战进行了展望。研究表明,忆阻器相关研究将为突破冯诺依曼计算机构的限制,研究下一代计算系统奠定扎实的器件与架构基础。