基于共享总线结构的存储器内建自测试电路

随着片上系统处理的数据增多,数据存储器测试逻辑相应增加,在保证测试功能的同时减小测试电路面积是当下急需解决的问题。基于共享总线结构的存储器内建自测试(MBIST)电路,通过将多个存储器引脚信号进行复用的方式,对存储器进行层次化设计,将物理存储器拼接组成逻辑存储器模块,再整合多个逻辑存储器成为一个大的存储器集模块,MBIST控制器针对存储器集进行MBIST,从而减少测试逻辑数量以达到减小测试电路占用面积的目的。通过实验证明,该结构可以满足MBIST相关需求,相较于针对单颗存储器测试的传统MBIST电路面积减小了21.44%。该方案具有良好的实用性,可以为相关存储器测试设计提供参考。

一种基于失效场景的故障记录方法

现代飞机的综合化程度越来越高,功能设计的复杂程度也随之增加,系统内部各信号之间的交联愈发复杂,导致飞机失效时的故障排查难度增大。基于此,以机载设备故障信息记录为出发点,介绍了一种基于失效场景的故障记录方法,通过将故障日志记录在非易失存储器中,复原失效场景下的各接口状态,快速建立起各个相关部件间的联系,从而为故障分析提供依据,方便现场维护人员快速定位,提高排查效率。

一种同步流水线SRAM读写控制模型

设计了一种同步流水线静态随机存储器读写控制系统的行为级模型。分析了存储器芯片的控制信号和工作时序要求,利用Verilog硬件描述语言对存储器芯片的读写系统进行了行为级建模。系统包括主机、总控制器和存储器三部分,其中总控制器又包括信号源发生器和数据收发控制器两个子模块。利用Modelsim软件对系统行为级模型进行了仿真验证,结果表明系统控制模型在非猝发(常规)、线性猝发、交织猝发三种工作模式下均可对存储器进行正确读写操作。该模型将主机端源控制信号数量减至最少,极大简化了读写控制流程;采用系统时钟双沿对数据采样传输,提升了系统的稳定性。

基于阻变存储器的物理不可克隆函数设计

物理不可克隆函数(PUF)将集成电路制造过程中产生的工艺变化作为一种安全原语,已被广泛应用于硬件安全领域,特别是身份认证和密钥存储。提出了一种基于阻变存储器(RRAM)阵列的PUF优化设计,采用2T2R差分存储结构,并利用阵列中RRAM单元的阻值变化产生PUF的随机性,以实现更高安全级别所需的大量激励-响应对(CRP)。RRAM PUF的存储单元基于28 nm工艺实现,其面积仅为0.125μm~2,相比传统PUF存储单元面积开销减小,在入侵和侧信道攻击方面具有更好的鲁棒性。实验数据表明,RRAM PUF唯一性达到了约49.78%,片内汉明距离为0%,一致性良好,具有较好的随机性。

FPGA与PSRAM的CMOS图像采集系统设计

为了解决SRAM容量小、体积大、价格高的问题,在芯片的设计中通常会限制SRAM的面积大小,而作为替代方案的DRAM又存在速度慢和接口复杂等问题,无法满足复杂需求。本文提出一种采用FPGA的PSRAM进行图像采集与显示方案。通过拼接CMOS接收到的数据并将其缓存到PSRAM中,最后由USB2.0传输至上位机实现图像采集、实时显示功能。经过FPGA的板级调试,该设计可以实现对数据的缓存、显示功能,且具有体积小、接口简单和容量大的优点。

DRAM芯片的最新研制进展与发展趋势

介绍了动态随机存取存储器(DRAM)的最新制造技术、0.1μm特征尺寸理论极限的突破和相关新技术的进展,并展望了3种非易失性随机存取存储器(NVRAM),如FRAM、相变RAM、MRAM和BiCMOS技术的开发前景与发展趋势。

RAM的故障模型及自测试算法

通过对ＲＡＭ故障情况的全面、深入分析，建立了ＲＡＭ的功能故障模型。并在此基础上，提出一种全面、实用的故障自测试算法。该算法分三步完成测试：（１）测试ＲＡＭ中的固定为１（０）故障、固定开路故障、状态转换故障、数据保持故障及第一类耦合故障中的不相关耦合等故障；（２）测试第一类耦合故障中的相关耦合故障；（３）测试第二类耦合故障。对ＲＡＭ的故障注入试验验证了该算法的有效性。并将此算法应用于航空电子模拟器的ＢＩＴ（Ｂｕｉｌｔｉｎｔｅｓｔ）的设计中。

动态随机存储器IC芯片制造技术的进展与展望

介绍了DRAM 0.1mm特征尺寸理论极限的突破及相关技术进展,以及各种非易失性随机存储器(NVRAM)如FeRAM,相变RAM,MRAM。现今PC中的RAM很快将被NVRAM所取代,从而可缩短PC的启动时间。

多路读写的SDRAM接口设计

介绍SDRAM的主要控制信号和基本命令时序,提出一种应用于解复用的支持多路读写的SDRAM接口设计,为需要大容量存储器的电路设计提供了新思路。

多媒体协处理器SM501在全彩LED显示屏脱机播放系统的应用

设计了一种基于嵌入式系统的全彩LED显示屏脱机播放系统,可支持高分辨率全彩LED显示屏的脱机播放。针对典型嵌入式系统在显示性能方面的瓶颈,提出了使用多媒体协处理器SM501增强显示性能的嵌入式系统方案,在软件上设计了SM501硬件加速底层显示接口以提高显示性能,并利用SM501提供的显示加速功能优化了视频播放。该系统较好地解决了目前国内LED显示屏脱机控制卡局限于支持单色或者伪彩LED,分辨率低、不能播放高质量视频的现状。

计算机RAM检错纠错电路的设计与实现

分析了在空间环境下影响RAM可靠性的主要因素及主要故障模式,介绍了利用FPGA实现RAM 检错纠错电路的方法,给出了仿真结果,并将此方法同用中小规模集成电路实现RAM EDAC的方法进行了比较。

LED显示控制系统中SDRAM控制器的设计

对应用在LED显示控制系统中的SDRAM控制器进行了设计,实现了256×64像素点的实时显示控制,采用XILINX公司的现场可编程逻辑器件(FPGA)XC3S250E作为系统的硬件载体。动态内存的采用打破了静态RAM的使用局限,具有频率高、空间大和成本低的优点。本控制器采用VHDL语言进行程序编写,核心部分由状态机组成并采用新颖的读写方式来提高系统的总线利用率,具有较好的系统性和通用性。

基于GMR及TMR效应的磁随机存储器的最新应用开发

介绍了巨磁电阻（ＧＭＲ）及隧道磁电阻（ＴＭＲ）效应，讨论了计算机磁随机存储器（ＭＲＡＭ）的最新应用开发。

SDRAM接口的VHDL设计

ＳＤＲＡＭ以其高速和大容量的优点获得了极大的应用，但是其接口与目前广泛应用的微处理器系统不兼容，介绍了用 ＶＨＤＬ语言实现的 ＳＤＲＡＭ与 ＲＡＭ之间的接口控制电路，从而将ＳＤＲＡＭ应用到微处理器系统中。

一种改进的嵌入式存储器测试算法

基于一种适合于测试静态简化故障的MarchSS算法,提出了一种改进的嵌入式随机存取存储器测试算法-MarchSSE算法。该算法在测试长度不变的情况下,不仅能测出MarchSS算法所测试的全部的功能故障,而且还能检测出MarchSS算法所遗漏的固定开路故障,以及大部分的动态故障,故障覆盖率得到了大幅度地提高。

排队论在ATM网络传输中的应用

将排队论应用于ATM网络传输系统中,针对ATM网络传输过程中的IP块时延的抖动问题,提出了一种新型的缓冲区策略,并且通过仿真,计算出了该策略下缓冲区的最优值。最后结果表明,这种缓冲区策略能够有效降低由于抖动而产生的数据丢失率,在网络状态欠佳的情况下,也能够保证数据的正常传输。对于ATM网络传输系统的缓冲区方案设计及其参数确定具有较大的理论意义和很强的实用价值。

视频图像捕获系统SRAM控制器的FPGA实现

介绍了视频图像捕获系统中用SRAM直接接收一帧数字图像信号的实现方案。图像数据采集频率可达13.5MHz,信号数据用FPGA芯片实现的SRAM控制器接收,然后直接存入到处理器的外部SRAM中。

SDRAM视频存储控制器的设计与实现

提出了一种3DDCT视频压缩核的SDRAM接口存储器控制模块实现方案。该方案利用状态机完成SDRAM接口信号编码以及缓冲数据接口的FIFO操作。

分布式计算机系统负载平衡研究

负载平衡是分布式系统中的一个研究热点。为了实现和充分利用这种能力,需要优良的负载平衡分配方案。对负载问题进行了数学化描述,研究了分布计算机系统中基本负载平衡策略,在此基础上提出了一个基于人工智能的负载平衡方案。利用在线跟踪技术,获得作业的行为特征(资源需求和执行时间等),从而筛选出那些不值得转移的短作业。性能测试的结果表明,文中所提出的方法能够较好地缩短作业的平均响应时间和提高系统的资源利用率,实现了动态负载平衡的目的。

静态随机存储器数据残留特性研究

通常在安全处理系统中,微处理都将密钥储存在静态随机存储器(SRAM)中,如果SRAM的数据在断电后确实完全丢失,那么采取这样的对策是非常安全的,但是SRAM在断电后存在数据残留的问题,是系统的一个重大安全隐患。针对信息系统的安全性,用实验方法进行了SRAM数据残留特性的研究,确定了多种SRAM数据残留的临界温度点,建立了数据残留时间与温度的相关关系,进行了数据残留特性与电参数的相关分析,提取出数据残留特性的特征电参数待机电流Iddsb,有助于进一步研究SRAM数据残留机理。