PDP选址驱动芯片HV-CMOS器件的研究

文章提出了一种适合 PDP选址驱动芯片的 HV- NDMOS(High Voltage N- channel Lat-eral Double- diffused MOSFET)工艺结构 ,并通过二维 MEDICI[1] 软件对该结构进行模拟 ,论证了其独特的优越性——防穿通。同时提出了 HV- PMOS(High Voltage P- channel MOSFET)的厚栅氧刻蚀方法——多晶硅栅自对准刻蚀。

基于HV-CMOS工艺集成PIN光敏元的CMOS传感器设计

PIN光电二极管相对于pn结型光电二极管具有结电容小、量子效率高等优点,但采用标准低压CMOS(LV-CMOS)工艺研制的CMOS传感器只能实现基于n阱/p衬底的pn结光敏元与片上电路的集成,高压CMOS(HV-CMOS)工艺的发展为CMOS电路与PIN光敏元列阵的单片集成提供了可能。基于HV-CMOS工艺设计了一种集成PIN光敏元列阵的CMOS传感器,并对器件的光电响应进行了测试评估。结果表明,集成PIN光敏元的CMOS传感器具有更高的像素增益和量子效率,而暗电流、输出摆幅、线性度等特性保持良好。在500~900nm宽波段范围内,器件的量子效率均达到80%以上,在950nm附近的量子效率达到25%,优于采用其他工艺制作的CMOS传感器。

PDP选址驱动芯片高压管设计

PDP选址驱动芯片实现低压控制高压输出 ,其中高压管的设计是关键 ,文中提出了能与低压CMOS工艺相兼容的高压管HV CMOS结构及其中的高低压转换电路 ,采用TSUPREM 4与MEDICI软件对其击穿特性进行了相应的模拟分析 ;通过对已流水的芯片中的高压管进行分析验证看出该结构击穿电压大于 80V ,工作电流大于

集成PIN光敏元的CMOS探测器光电响应特性研究

传统的CMOS图像传感器一般采用基于LV-CMOS工艺的N阱/P型衬底制备的PN光电二极管或者PPD二极管作为光敏元。PIN光敏元具有结电容小、量子效率高的特点。采用HV-CMOS(高压CMOS)工艺可以实现CMOS电路与PIN光敏元的单片集成。本文研究了集成PIN光敏元的CMOS探测器的光电响应特性以及NEP随像素大小和复位电压的变化关系。研究表明,将光敏元从PN光电二极管改为PIN光电二极管后,像素电荷增益可以提高一个数量级左右;同时,像素的瞬态电荷增益要大于传统认为的1/Cpd,并与二极管的大小以及复位电压紧密相关。研究发现,小像素因其更高的电荷增益和更低的等效噪声,更加适合弱信号下的短积分时间快速探测。若配合微透镜的使用,小像素在微光探测方面可以获得更大的优势。