基于Altera FPGA的部分串行FIR滤波器

为了设计资源消耗少、性能优良、通用性强的FIR滤波器,提出一种利用Altera CYCLONEIII系列FPGA内部M9KRAM、硬件乘法器和逻辑单元构建部分串行FIR滤波器的设计思想.与完全串行结构相比,成倍提高了运算速度,减少了运算延迟;与完全并行结构相比,减少了逻辑单元的消耗.利用MATLAB中的fdatool工具设计FIR滤波器,并对系数进行量化;利用Quartus软件编译,并通过Modelsim软件仿真testbench中响应的输入、输出量.仿真结果验证了该设计方法的正确性,所设计的部分串行FIR滤波器具有资源消耗少、运算速度快等特点.