一种基于SPI FLASH的FPGA固件更新方法

针对当前在一些特殊的环境中无法通过USB-JTAG完成对FPGA固件的更新,文中提出了一种基于SPI FLASH的固件更新方案。在硬件设计中,采用以太网作为固件数据的传输接口,采用FPGA作为主控制器。在逻辑设计中,采用SPI协议完成对flash设备的识别、擦除、写入。同时采用flash分区存储的方式,通过ICAP逻辑控制实现了动态全局重构和fallback重配置。经验证,该方案实现固件更新更便捷,大大提高了FPGA资源的利用率,降低了设计成本,且在更新过程中出现掉电的问题,不影响设备的使用。

基于STM32的μC/GUI外置spi flash字库研究与实现

为了解决μC/GUI中文字库占用空间大与MCU内部存储空间有限的矛盾,实现μC/GUI对中文更全面完整的支持,对μC/GUI外置汉字字库的实现方法进行研究,提出了将汉字字库存储于外置spi flash芯片的解决方案。首先对汉字存储相关的数据结构进行研究,编写spi flash芯片驱动程序,之后利用PC串口编写软件和串口中断处理函数将字库文件写入到外置flash芯片中。然后在中文字库成功写入flash芯片内部的基础上,对μC/GUI中与字符显示相关的内核函数进行修改,完成对所有显示字符属性的判断,从而实现μC/GUI对外部中文字库的支持。试验结果表明,外置字库中的汉字成功地在液晶屏上显示出来。存储于外置spi flash芯片中的字库能被μC/GUI正常的调用和显示。外置spi flash字库节省了MCU内部有限的存储空间,具有较好的通用性和灵活性。

基于Kintex7和SPI Flash实现FPGA的多重加载

Xilinx 7系列FPGA是Xilinx公司最新推出的一个芯片系列,Kintex7是该系列芯片中的一种,拥有大量的可编程资源。即便如此,在一些多模式的大型复杂的系统设计中,芯片的资源还是远远不能满足设计需求。FPGA的多重加载可以解决可编程资源不足的难题。FPGA多重加载是将设计的多个模式的比特文件存储到Flash,用户可以根据需要选择加载不同模式的比特文件。FPGA的多重加载解决了可编程资源不足的问题,提高了FPGA可编程资源的利用率。

通用SPI Flash控制器的设计与验证

为提高X处理器的可靠性、节省其芯片管脚及功耗,以串行外设接口(SPI)Flash作为程序加载存储器,设计一款通用的SPI Flash控制器,给出其组成结构及具体实现方法。采用基于属性描述语言(PSL)的断言检查对该控制器进行功能验证,以降低验证复杂度、提高验证速度和质量。实验结果证明,其功能覆盖率达到了100%。

基于ARM的多通道SPI Flash控制器设计

提出了一种以STM32F103ZET6为核心微处理器的多通道SPI Flash控制器,采用GPIO口模拟8组SPI时序控制8个flash芯片同时进行读、写、擦除,并通过图形用户界面进行人机对话。实验结果表明该设计可实现对8个Flash芯片的有效控制。

基于Xilinx FPGA的SPI Flash控制器设计与验证

基于Xilinx FPGA的SPI Flash控制器实现了一种在线配置Flash的方法。由于Flash芯片本身功能指令较多,使得对它进行直接操作变得非常困难,而利用FPGA丰富的逻辑资源以及产生精确时序的能力,以FPGA为主设备,SPI Flash为从设备,使FPGA一方面与电脑串口通信获得数据,另一方面对SPI Flash进行控制,这样就完成了FPGA配置数据的控制和存储。

面向安全启动的SPI Flash控制器

为实现系统的安全启动,设计具有片外加密存储机制的SPI Flash控制器,提出一种二次解析的方法对SPI Flash的操作方式进行优化。加入启动支持模块,支持以SPI Flash为载体的启动代码加载及执行过程,配合内部独立的数据保护模块,完成启动代码和重要数据的加解密存取。实验结果表明,该控制器功能完善,安全性高,可移植性强。

基于SPI FLASH的FPGA多重配置

现代硬件设计规模逐渐增大,单个程序功能越来越复杂,当把多个功能复杂的程序集成到一个FPGA上实现时,由于各个程序的数据通路及所占用的资源可能冲突,使得FPGA控制模块的结构臃肿,影响了整个系统工作效率。通过FPGA的多重配置可以有效地精简控制结构的设计,同时可以用逻辑资源较少的FPGA器件实现需要很大资源才能实现的程序。以Virtex5系列开发板和配置存储器SPI FLASH为基础,从硬件电路和软件设计两个方面对多重配置进行分析,给出了多重配置实现的具体步骤,对实现复杂硬件设计工程有一定的参考价值。

基于RISC-V微控制器的外部SPI FLASH烧录方法的设计与实现

随着物联网产品技术的快速发展,传统微控制器片上FLASH已经无法满足代码容量的需求,通过微控制单元(Microcontroller Unit,MCU)外挂一颗Nor Flash的方案已经成为主流设计。针对外部SPI Nor Flash的代码烧录问题,一般由串行外设接口(Serial Peripheral Interface,SPI)烧录器直接通过硬件连接SPI Flash外部引脚进行烧录,然后焊接到电路板上,后续将无法再次烧录。本文以RISC-V内核GD32VF103C8T6微控制器外挂GD32Q16 SPI FLASH为例,研究并设计一种烧录算法实现外部SPI FLASH的高速烧录。

基于P2020的SPI FLASH模式的研究与实现

PowerPC P2020是Freescale公司一款性能优良的处理器,在电信、军事、网络等领域都有着广泛的应用。SPIFLASH作为一种重要的启动方式,是用户在进行硬件设计时经常采用的方法之一。它不仅可以丰富用户对于启动方式的选择,同时也可以作为备份启动模式,提高系统的稳定性。鉴于SPI FLASH启动方式的重要性,文中以P2020为硬件平台,对SPI FLASH启动方式的实现进行了研究。首先,描述了P2020处理器上电之后SPI FLASH两个阶段的启动过程;其次,介绍了SPI FLASH启动镜像的制作过程;再次,针对实际操作SPI FLASH中遇到的一些问题,文中进行了有效地解决;最后,在完成uboot及linux的移植后,最终成功实现了SPI FLASH启动方式。系统上电之后,可成功启动uboot并加载linux,且可以稳定运行。

实现基于FPGA的SPI Flash控制器设计

本文介绍了现场可编程阵列FPGA(Field Programmable Gate Array)在SPI(serial peripheral interface串行外围设备接口)Flash芯片测试系统中的应用。由于芯片本身功能指令较多,使得对芯片进行直接操作变得非常困难,而利用FPGA来对SPIFlash进行控制,就能非常方便地对其进行读写、擦除、刷新及预充电等操作,从而能快速、准确地测试出芯片的好坏,为SPIFlash制造厂商和用户提供准确的判断依据。该控制器用Verilog HDL实现,并在Modelsim中得出仿真结果。

基于FPGA的SPI FLASH数据存储系统设计

SPI串行Flash作为一种新兴的高性能非易失存储器,广泛用于嵌入式数据存储设备中。针对SPI Flash芯片的操作命令和时序比较复杂,通过对SPI总线协议的深入研究,提出采用现场可编程门阵列(FPGA)作为主控制器,SPI Flash芯片为从设备,设计一个高速数据存储系统。采用Verilog语言在Xilinx ISE14.7环境下进行硬件描述,加入在线调试软件ChipScope进行逻辑、时序辑分析。实验结果表明系统能够快速实现用户应用程序和大容量数据的存储和读取,且系统具有耗能低、移植性高、实用性强等优点。

基于双SPI Flash自动翻转的高可靠路由器启动设计

高可靠性是现代路由器发展的主要趋势,同时高可靠路由器也是基于路由器为架构的大型组网的基本保障。基于路由器Boot引导程序被损坏时设备仍然能够正常启动,本文利用两片SPI Flash保存相互备份的Boot引导程序,在FPGA的逻辑控制下,实现路由器双SPI Flash自动翻转的高可靠启动,并给出了FPGA内部逻辑的模块设计。结合VTP测试软件,对路由器高可靠性启动进行了测试,试验结果验证了基于双SPI Flash自动翻转的高可靠路由器启动设计的正确性和可行性。

基于FPGA的SPI Flash控制器的设计与实现

传统的Flash读写是通过CPU软件编程实现,其读写速度较慢,且占用CPU资源,另外由于Flash芯片本身功能指令较多,使得对芯片进行直接操作变得非常困难。本文提出一个基于FPGA的SPI Flash读写硬件实现方案,该方案利用硬件对SPI Flash进行控制,能够非常方便地完成Flash的读写、擦除、刷新及预充电等操作,同时编写的SPI Flash控制器IP核能够进行移植和复用,作为SOC芯片的功能模块。SPI Flash控制器采用VHDL语言进行编写,在Modelsim 6.5g上通过功能仿真,并且在XUPV5-LX110T FPGA开发板上通过硬件测试,实现结果表明方案的可行性。

利用多线程并发技术对SPI Flash快速编程

大型集成数字电路板上经常有多颗SPI Flash器件需要编程,在工厂批量生产中往往要占据较多时间。常规生产流程是一个接着一个烧写Flash,多个Flash的烧写时间就会有线性累加。本文将多个Flash的SPI总线经过多路选择器汇集后直接连接至SPI适配器,再基于SPI Flash编程的等待时间,应用多线程并发操作适配器,使得编程时间仅仅取决于最大容量的Flash,极大提高了生产效率。

一种基于Cache加速的SPI Flash控制器功能验证与性能评估

和并行Flash相比,SPI Flash由于小巧灵活、低成本、高效的特点,在嵌入式SoC系统中的运用日益广泛。随着对嵌入式处理器性能需求的提升,SPI串行接口及Flash较慢的读取速度与处理器执行速度之间的差距逐渐增大。由于SPIFlash在嵌入式系统中通常用于存储程序固件(firmware),利用程序执行的局部性原理,在SPI Flash控制器中引入Cache模块优化程序读取的性能,成为较为常见的一种优化方法。本文介绍了一种基于Cache加速的SPI Flash控制器的功能验证和性能评估工作。提出的测试平台(Testbench)不仅验证了SPIFlash控制器功能的正确性,并且在SoC芯片的特定应用场景下,对不同组织架构的Cache设计性能进行了评估。为设计在功耗,面积,性能之间权衡取舍优化提供了重要参考。

SPI接口的FLASH ROM与C8051F340的接口设计

文章介绍了美国CYGNAL公司的C8051F340单片机工作在SPI高效的串行数据接口模式下的基本操作,设计了其与ATMEL公司的SPI接口的FLASH ROM芯片AT45DB161D的硬件接口,并详细介绍了该系列存储器的SPI模式读写操作,对于使用MCU控制FLASH ROM芯片的操作具有一定代表性和实用性。

基于增强型SPI接口的大容量Flash扩展实现

TI最新的32位定点DSP芯片TMS320F2812自身的增强型SPI接口,具有占用硬件资源少、通信速率高、可灵活配置和可连续操作的特性。本文充分利用其SPI接口的这些增强特性,并运用ST公司的高速、大容量、性价比高的串行接口Flash芯片:m25p80,实现了在控制系统中对系统存储容量的高效扩展。文中详细描述硬件设计和软件实现的具体方法和步骤,并通过实验验证设计的正确性,具有很大的参考价值和推广意义。

基于CPLD的SPI Flash程序在线加载方案

Intel的最新处理器常用SPI Flash做BIOS存储介质,因此SPI Flash的升级是产品设计中必须妥善解决的问题。文中提出一种基于CPLD的SPI FLASH升级方案,利用CPLD完成JTAG协议到SPI协议的转换,将加载程序下载到Flash中。以文中使用的器件为例,加载4Mb的程序,JTAG时钟TCK速率25MHZ,加载时间只要1分钟。且操作方便,方案可实施性强,有很强的推广价值。

C8051F020与SPI串行Flash存储器的接口

介绍了C80 5 1F0 2 0单片机SPI模块的内部结构和相关配置寄存器的定义和使用 ,以及SPI串行Flash存储器AT4 5DB0 81B的外部引脚、存储空间的划分和相应的软件操作指令 ;着重阐述C80 5 1F0 2 0与AT4 5DB0 81B之间的接口技术 ,包括硬件连线方法、硬件连线及配置中需要注意的问题。