基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计研究

介绍了利用NIOSⅡ软核处理器设计嵌入式测试系统的两类系统架构,详细讲述了基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计方法;最后结合EP2C8Q-208C8型FPGA芯片,利用Verilog语言描述A/D芯片的工作时序逻辑,利用NIOSⅡ软核处理器设计串口处理单元,将A/D采集的数据通过串口发送到计算机显示。实践表明,利用NIOS II软核处理器设计嵌入式测试系统,具有开发周期短,系统集成度高,功能灵活多样等特点,与传统利用单片机设计嵌入式测试系统相比,具有时钟频率高、运行速度快、调试方便等特点,是一种值得推广的嵌入式测试系统设计方法。

基于Nios Ⅱ软核处理器的PWM控制器设计

介绍了Altera公司最新开发的SOPC解决方案——Nios Ⅱ软核处理器,提出了基于Nios Ⅱ嵌入式软核处理器的脉宽调制PWM控制器的硬件、软件设计方法,并给出了脉宽调制PWM软件编写的程序。实验结果表明,与现有的其它方法相比,该方法具有灵活、稳定、易维护、高效率等优点。

基于NiosⅡ软核处理器的运动目标跟踪系统设计

本文介绍一种用SOPC(可编程片上系统)技术设计的目标实时检测与跟踪系统。该系统在单片现场可编程门阵列(FPGA)中定制NiosⅡ软核处理器,用单片FPGA代替传统的DSP+FPGA架构,利用硬件实现背景获取及更新等,软硬件协同完成对目标的实时跟踪。实验结果表明,系统不但体积小、功耗低、实时性强,而且在复杂的地物背景下,能够稳定、精确地跟踪目标。

NiosⅡ软核处理器的研究与设计

NiosⅡ软核处理器是一种基于SOPC技术的新的解决方案。本文通过对NiosⅡ软核处理器的研究,重点分析了其灵活的定制指令功能,采用VHDL语言实现AES算法的硬件模块,并将其以扩展用户定制指令的形式嵌入到硬件系统的NiosⅡ处理器核中,在SOPC系统上实现了AES算法。

基于NiosⅡ软核的人脸目标实时跟踪系统

提出采用低功耗芯片EP3C40为核心,结合Nios Ⅱ软核处理器的高处理性能,实现人脸视频信号采集与跟踪,并将相关检测跟踪算法移植于Nios Ⅱ处理器协同工作的方式实现整体系统的工作。实验结果表明,在环境微弱变化以及人脸不同姿态下,系统都能检测并准确跟踪,同时硬件可重构能力强,算法简单、快速、鲁棒性强。

基于NIOSⅡ软核的焊枪摆动伺服系统设计

本文设计了一种基于双NIOSⅡ软核处理器的焊枪摆动器伺服系统,系统采用FPGA嵌入NIOSⅡ软核处理器进行控制,一个NIOSⅡ软核对焊缝跟踪的图像进行控制,另一个NIOSⅡ软核根据图像处理的信息实现对焊枪摆动器的控制。两个NIOSⅡ软核的结合实现了行走电机和焊枪摆动电机的运动,使两者有机结合实现设定的摆动焊接方式,并可以通过改变摆动参数实现对焊枪摆速、摆幅、左右滞时的任意调节。实验结果表明:基于双NIOSⅡ的焊枪摆动器伺服系统设计灵活、结构简单。

基于NIOSⅡ的PWM控制器IP核的设计

提出了一种基于NIOSⅡ的PWM控制器IP核的设计方法,给出了PWM控制器的工作原理,阐述PWM控制器IP核的设计。将设计好的PWM控制器安装到SOPC Builder与Avalone总线挂接,最后将PWM控制器IP核添加到NIOSⅡ系统中进行测试。测试结果表明该IP核测试效果良好,可以方便地应用在各种嵌入式系统中。

Nios Ⅱ内核技术在以太网通信的应用

利用Altera公司开发的Nios Ⅱ软核处理器技术,在FPGA内部嵌入用户可配置的Nios CPU内核,从而实现设计上可剪裁、可配置的优点。针对网络化数据采集的需要,在Cyclone系列FPGA上应用Nios Ⅱ内核来配置核心处理器,并采用lwIP精简网络协议。基于Nios Ⅱ的网络接口设计方案,以可编程逻辑器件为核心,以网络为信息传输的媒介,为远程数据采集系统的网络化传输提供了很好的解决力案。

基于NiosⅡ的机车速度信号处理片上系统设计

介绍频率等精度测量原理,并应用于基于NiosII的机车速度信号等精度采集与防滑、防空转控制片上系统的设计中。试验证明,完全满足机车双闭环调速控制系统对速度反馈信号的要求,同时在此基础上实现的机车防(滑)空转保护控制,实际应用效果良好。

基于FPGA和NiosⅡ的船用雷达数据采集存储与验证

在雷达系统开发初期阶段,需要验证整个系统中采用的各种数据处理算法的可行性和正确性,在该过程中,由雷达采集的原始数据是必不可少的重要条件。文章研究了基于现场可编程门阵列(field-programmable gate array,FPGA)和NiosⅡ的船用雷达的数据采集存储与验证,利用已有的A/D采样电路和Verilog硬件描述语言(hardware description language,HDL),通过编写相关功能模块实现对数据采集的控制,同时结合NiosⅡ实现了数据的存储与提取,并对数据进行了验证。仿真结果表明,采集的数据能够实现正确的缓存与输出;测试结果表明,该数据存储系统可应用于对实际的雷达采集数据的正确存储。

基于SOPC的FPGA NiosⅡ嵌入式等精度频率计设计

为了提高频率计的测量精度和系统性能,一方面对传统的等精度频率计的测量方法进行改进,另一方面采用SOPC设计技术,FPGA芯片上配置NiosⅡ嵌入式软核处理器的系统实现方案。利用FPGA高速数据处理能力实现对各参数的测量计数,软核处理器优良的数据处理能力实现对频率、周期、脉冲宽度和占空比的计算及显示。结果表明该频率计系统性能优良、测量精度高、成本低、体积小。

基于FPGA和MB86S02的数字图像处理系统设计

介绍了基于SOPC技术的嵌入式数字图像处理系统的设计方法,该系统以Alteral公司的NiosⅡ嵌入式软处理器为核心来分别对图像的采集、存储,图像处理,显示等功能模块进行结构设计,最后把处理数据通过网络发送到接收端,从而完成了利用嵌入式系统和Internet技术的信息沟通。

基于NiosⅡ的SSCA算法实现

基于ALTERA公司的NoisⅡ软核处理器及其Avalon总线架构,提出采用单片FPGA实现SSCA算法的方法;对算法中适合DSP处理的部分采用NiosⅡ软核处理器实现,其他部分采用VHDL语言实现;给出了算法实现的具体流程,并对并行处理关键技术提出了解决方案。以余弦信号为例进行了验证。

NiosⅡ在同位素测厚仪数据采集中的应用

同位素测厚仪由放射源、探测器、控制仪表三部分组成.介绍了一种以NiosⅡ软核处理器(通用RISC嵌入式处理器)为核心的新型控制仪表.使用NiosⅡ软核处理器取代传统控制仪表中的单片机处理器来实现数据采集与处理控制,采集频率达到100MHz,对多种被测对象(钢板、铝板等)的厚度测量误差不超过0.5%,从而进一步提高控制仪表的采集速率、使用性和稳定性.

基于ADV212和NiosⅡ的图像解压缩和图像字符合成

给出一个基于ADV212和NiosⅡ的图像解压缩及其图像字符合成设计方案。NiosⅡ软核处理器通过I2C总线对ADV212与ADV7179进行参数配置实现图像的解压缩和D/A转换。同时NiosⅡ软核处理器还要完成字符数据的接收和处理,处理后的字符数据根据显示方法和图像数据叠加在一起,通过ADV7179进行数模转换。实验表明该设计方案达到了系统要求的各项技术指标,解决了直接采用FPGA+DSP设计复杂、开发周期长的缺点。

基于NiosⅡ嵌入式的温度传感器的设计与实现

介绍了一种基于嵌入式NiosⅡ软核处理器的SOPC设计方法.采用DS18B20芯片实现了的温度传感器的设计.该设计涉及硬件描述语言逻辑电路设计、微机系统构成、硬件电路设计及C语言编程等知识的运用,具有测温精度高、稳定可靠的优点.

基于NIOS Ⅱ系统的异步串行通信功能的实现

NIOS ⅡI软核处理器具有可裁减,配置灵活等优点。在实际使用中,可根据需求,构建最合适的处理器系统及外部接口而无需更改硬件电路或增加扩展芯片。它提供完备的数据通信协议,用户只需要使用相关的IP核即可得到所需的接口。针对这些特点,本文介绍了基于NIOS II软核处理器的异步串行通信的实现方法,讲述了如何采用SOPC Builder定制UART(异步串行收发器)IP核,重点讨论了在NIOS II集成开发环境下的几种编程方法。

基于NIOSⅡ的焊枪摆动控制系统设计

研制了一种基于NIOSⅡ的焊枪摆动伺服控制系统,介绍了该系统的组成、结构及特点以及控制系统的硬件电路和软件流程。系统采用NIOSⅡ软核处理器作为控制核心,根据控制器多路开关所设定的焊接摆动方式控制行走电机和焊枪摆动电机的运动,使两者有机结合以实现设定的焊接摆动方式。实验结果表明该系统能够实现设计要求,实时控制速度快,具有广泛的应用前景。

SOPC技术在图像处理中的应用与展望

SOPC技术在硬件上对图像进行实时处理是图像处理技术新的发展方向,FPGA是运用SOPC技术进行图像处理的核心器件,本文介绍了SOPC技术及常用图像处理算法的原理和特点,将传统DSP图像处理技术与嵌入NiosⅡ软核处理器的FPGA芯片实现图像处理技术进行了比较,得出运用FP-GA能够提高图像处理的速度和工作频率,并对SOPC技术在图像处理中的应用现状进行了分析,指出应用SOPC技术进行图像实时处理和解决当前图像处理领域存在的问题有着重要意义,SOPC技术将引领图像处理技术向更高、更广泛的方向发展。

模块化机器人嵌入式多核主控制器设计

针对模块化机器人控制,提出一种基于FPGA的片上多核主控制器设计方案。利用SOPC技术在单一芯片上设计两个完全不同结构的核心:Nios II软核处理器和协处理器。详细介绍了机器人控制的路径规划流程、Nios Ⅱ软核体系、协处理器的构架及接口以及基于SOPC的片上多核系统实现。实验结果验证了多核主控制器设计的可行性。