永磁同步电机矢量控制专用集成电路的设计

针对软件矢量控制策略因响应慢、成本高而无法满足永磁同步电机(PMSM)领域控制新需求的问题,设计一种矢量控制专用集成电路(ASIC)。采用双闭环控制结构为基础设计芯片架构,使用VerilogHDL硬件描述语言设计矢量控制、坐标旋转数字计算(CORDIC)、电流采样接口、编码器接口和串口通信等模块,通过硬件架构实现并行加速。利用ModelSim平台仿真验证所设计电路的功能,以FPGA为核心搭建芯片物理验证平台,控制PMSM的电流与速度。结果表明:所设计的ASIC输出PWM信号达到12.2 kHz,双环频率分别达到12 kHz和8 kHz,具有快速动态响应与良好的稳态特性;且能够实现高性能、低成本、可移植的电机控制,在电机控制领域具有一定的应用价值。

基于OpenLane的专用集成电路设计工具

提出一种基于OpenLane的专用集成电路(ASIC)设计工具的设计方案.以Gambas开发环境为基础,利用插件技术实现对OpenLane工具链的集成,完成基于OpenLane的ASIC设计工具,即EasyASIC.该工具涵盖工程管理、代码编辑、Verilog代码的编译、仿真、OpenLane初始化文件的配置、GDSII文件的生成、GDS2D和GDS3D显示等功能,从而实现ASIC设计的自动化.以32 bit有符号乘法器为例,对该工具进行功能验证测试.实验结果表明,EasyASIC能够在国产Deepin操作系统下流畅运行,实现32 bit有符号乘法器从寄存器传输级文件描述向GDSII文件的转换,该工具有很强的操作性和易用性,对于提升我国集成电路设计工具软件产业水平具有一定的参考意义.

全球专用集成电路发展现状及趋势

2023年专用集成电路(ASIC)的市场规模和比重均达历史新高,持续增长的动力强劲。本文面向专用集成电路需求,从销售额、比重、细分应用领域发展分化等方面分析了ASIC的市场规模与分布,从终端需求、能源约束、供应链和价格等方面总结了ASIC兴起的主要驱动力。同时,提出ASIC发展的几个趋势:新一轮半导体上行周期将推动ASIC比重首次过半,领域专用架构、开源处理器指令集架构、芯粒成为半导体产业成长的主要技术驱动力,半导体产品“通久必专”推动产业模式“分久必合”。

旋转导向工具载波通信专用集成电路设计

引言为了满足不断增长的通信需求,设计和实现高性能的载波通信专用集成电路逐渐成为首要任务。在集成电路设计过程中,使用适当工具可提高设计效率和确保设计的准确性,而旋转导向工具在集成电路设计中属于常用工具,能够提供精确的导向控制和布局规则,辅助完成芯片设计和布局,在载波通信专用集成电路设计中,旋转导向工具能够帮助设计师实现芯片的功能模块,并提高设计的效率和准确性。

旋转导向工具载波通信专用集成电路设计

旋转导向工具工作环境恶劣,且可靠性要求高,指令下发及上传任务一般采用单总线通信,该文设计了一种ASIC专用芯片,ASIC芯片用于旋转导向钻井系统主电源/通信回路,在传输33 V电能的同时,实现最高9 600 bps半双工串行通信。与通用集成电路相比,具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强等优点。通过专用芯片的设计,增强了旋转导向工具耐高温能力。

征稿通知 第15届国际专用集成电路会议

第十五届IEEE国际专用集成电路会议(ASICON2023)将于2023年10月24日-27日在江苏南京白金汉爵大酒店举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师、IC制造厂商、工艺和器件工程师以及CAD/CAE工具开发者提供一个国际论坛,介绍他们在各自领域获得的最新进步和研发成果。

征稿通知 第15届国际专用集成电路会议

第十五届IEEE国际专用集成电路会议(ASICON 2023)将于2023年10月24日—27日在江苏南京白金汉爵大酒店举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师、IC制造厂商、工艺和器件工程师以及CAD/CAE工具开发者提供一个国际论坛,介绍他们在各自领域获得的最新进步和研发成果。四天的会议将汇集中外著名专家关于VLSI电路、器件、工艺设计与制造等技术最新发展的主题演讲、论文报告以及资深专家的讲课。大会将评选出优秀学生与青年学者论文,并安排EDA工具、制造厂商、IC工艺、器件测试仪器以及最新ASIC产品的展示。

征稿通知 第15届国际专用集成电路会议

第十五届IEEE国际专用集成电路会议(ASICON 2023)将于2023年10月24日-27日在江苏南京白金汉爵大酒店举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师、IC制造厂商、工艺和器件工程师以及CAD/CAE工具开发者提供一个国际论坛,介绍他们在各自领域获得的最新进步和研发成果。四天的会议将汇集中外著名专家关于VLSI电路、器件、工艺设计与制造等技术最新发展的主题演讲、论文报告以及资深专家的讲课。

征稿通知 第15届国际专用集成电路会议

2023年10月24日—27日,中国南京主办单位国际电机与电子工程师协会北京分会(IEEE Beijing Section)承办单位复旦大学南京大学支持单位IEEE CASS IEEE SSCS上海分支会IEEE EDS上海分支会IET上海分会中国电子学会(CIE)第十五届IEEE国际专用集成电路会议(ASICON 2023)将于2023年10月24日—27日在江苏南京白金汉爵大酒店举行。

征稿通知 第15届国际专用集成电路会议

第十五届IEEE国际专用集成电路会议(ASICON 2023)将于2023年10月24日—27日在江苏南京白金汉爵大酒店举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师、IC制造厂商、工艺和器件工程师以及CAD/CAE工具开发者提供一个国际论坛,介绍他们在各自领域获得的最新进步和研发成果。四天的会议将汇集中外著名专家关于VLSI电路、器件、工艺设计与制造等技术最新发展的主题演讲、论文报告以及资深专家的讲课。大会将评选出优秀学生与青年学者论文,并安排EDA工具、制造厂商、IC工艺、器件测试仪器以及最新ASIC产品的展示。会议论文集将具有IEEE的统一书号,录用并作Presentation(包括Oral及Poster)的论文都可被IEEE Xplore和EI检索。

征稿通知第15届国际专用集成电路会议

2023年10月24日—27日,中国南京主办单位国际电机与电子工程师协会北京分会(IEEE Beijing Section)承办单位复旦大学南京大学支持单位IEEE CASS IEEE SSCS上海分支会IEEE EDS上海分支会IET上海分会中国电子学会(CIE)第十五届IEEE国际专用集成电路会议(ASICON 2023)将于2023年10月24日—27日在江苏南京白金汉爵大酒店举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师、IC制造厂商、工艺和器件工程师以及CAD/CAE工具开发者提供一个国际论坛,介绍他们在各自领域获得的最新进步和研发成果。

征稿通知 第15届国际专用集成电路会议

The IEEE 15thInternational Conference on ASIC2023年10月24日—27日,中国南京主办单位国际电机与电子工程师协会北京分会(IEEE Beijing Section)承办单位复旦大学南京大学支持单位IEEE CASS IEEE SSCS上海分支会IEEE EDS上海分支会IET上海分会中国电子学会(CIE)第十五届IEEE国际专用集成电路会议(ASICON 2023)将于2023年10月24日—27日在江苏南京白金汉爵大酒店举行。这次会议旨在为VLSI电路设计者、ASIC用户、系统集成工程师、IC制造厂商、工艺和器件工程师以及CAD/CAE工具开发者提供一个国际论坛,介绍他们在各自领域获得的最新进步和研发成果。

征稿通知 第15届国际专用集成电路会议

http://www.asicon.org2023年10月24日—27日,中国南京主办单位国际电机与电子工程师协会北京分会(IEEE Beijing Section)承办单位复旦大学南京大学支持单位IEEE CASS IEEE SSCS上海分支会IEEE EDS上海分支会IET上海分会中国电子学会(CIE)第十五届IEEE国际专用集成电路会议(ASICON 2023)将于2023年10月24日—27日在江苏南京白金汉爵大酒店举行。

可编程专用集成电路（ASIC）的发展

八十年代后期出现了可编程逻辑器件（ＰＬＤ）和现场可编程门阵列（ＦＰＧＡ）。进入九十年代后，可编程ＡＳＩＣ利用其具有可再编程的能力，向系统内可再编程（ＩＳＰ）的方面发展，使得硬件的功能可以象软件一样通过编程来修改和开发。更进一步，可以将电子系统设计成在运行期间改变可编程ＡＳＩＣ的配置来改变系统功能，大大提高电子系统的灵活性和通用能力。

专用集成电路（ASIC）技术

专用集成电路（ＡＳＩＣ）技术高德远（西北工业大学）１引言以超大规模集成电路为代表的微电子技术是当代高技术的标志之一。它是衡量一个国家工业是否先进，国防是否强大的重要尺度。微电子之战已成为争夺明日世界之战。微电子技术的核心──硅片已成为战略家们关注的焦...

高速SDLC协议通信控制器的专用集成电路(ASIC)设计

本文分析了采用系统集成思想设计的SDLC协议通信控制器的工作原理及系统要求,在自顶向下的设计原则下,提出了该通信控制器ASIC的设计原理,阐明了该ASIC在系统应用中的巨大优越性.

专用集成电路知识介绍(九)——ASIC的测试

在ASIC的工艺制作过程中,会因各种缺陷而造成器件失效。例如栅氧化层的针孔;多晶硅、扩散区或金属连线的短路或开路;接触孔缺陷、沾污以及芯片的晶体缺陷等。此外,还有设计失误,如门的输出驱动能力不够等。显然,对于这些失效器件,必须通过芯片测试和成品测试检测出来。 过去在测试规模不太大的IC时,测试图案一般由人工生成。但随着电路复杂程度的增加,完全由人工生成测试图案实际上已不可能,因此逐渐被自动生成方法所代替。即便如此,由于其对测试设备的高标准要求以及开发测试程序所需费用的大量增加等因素。

模拟专用集成电路(ASIC)

本文从ASIC的概念出发,说明有数字ASIC和模拟ASIC之分。论述了模拟ASIC的重要性和必要性,电路功能及所用元器件的复杂性和特殊性。就如何发展模拟ASIC,强调要发挥CAD的关键作用,做好软件实用化和建立数据库的工作;当前应建立实用的双极、CMOS、BiCMOS标准工艺线;要解决特殊测试问题和尽可能利用CAT技术。最后,望上级给予模拟ASIC应有的重视和扶植,促进IC产业协调发展。

一种恒温晶振专用集成电路芯片设计

介绍了一种基于BiCMOS工艺的恒温晶振专用集成电路芯片。该芯片集成了分立式恒温晶振的大部分有源和无源器件,包括稳压、振荡、控温和输出缓冲等单元电路。稳压、振荡等对相位噪声影响较大的电路其关键部分采用双极工艺器件设计;控温、输出缓冲等电路采用CMOS工艺器件设计;二者结合降低相位噪声的同时减少了芯片版图面积。稳压电路引入了动态补偿网络,以增强电路稳定性;振荡电路采用科尔匹兹并联振荡电路,该电路所需器件少且工作稳定,利于集成。实测结果表明,用该芯片结合10 MHz SC切晶体谐振器研制的恒温晶振样品相位噪声达到-103 dBc/Hz@1 Hz,-128 dBc/Hz@10 Hz,-142 dBc/Hz@100 Hz,-151 dBc/Hz@1 kHz;频率-温度稳定性在-55～+70℃范围内优于±2×10-8。

宇航专用集成电路(ASIC)设计流程的标准化

结合宇航ASIC的产品特点,将宇航ASIC设计流程划分为4个主要步骤(功能模块划分、逻辑设计、逻辑验证和物理实现),为每个步骤制定出总体设计方法与规则,在每个ASIC设计流程的细分环节中提炼出共性设计指标和方法,在宇航ASIC设计流程个环节建立相应的标准。