基于亚阈值电流阵列的低成本物理不可克隆电路设计

物理不可克隆函数(PUF)能够提取出集成电路在加工过程中的工艺误差并将其转化为安全认证的密钥。由于常用于资源及功耗都受限的场合,实用化的PUF电路需要极高的硬件利用效率及较强的抗攻击性能。该文提出一种基于亚阈值电流阵列放电方案的低成本PUF电路设计方案。亚阈值电流阵列的电流具有极高的非线性特点,通过引入栅控开关和交叉耦合的结构,能够显著提升PUF电路的唯一性和稳定性。此外,通过引入亚阈值电流的设计可以极大地提高PUF的安全性,降低传统攻击手段的建模攻击。为了提升芯片的资源利用率,通过详细紧凑的版图设计和优化,该文提出的PUF单元面积仅为377.4 μm^(2),使得其特别适合物联网等低功耗低成本应用场景。仿真结果表明,该文所提亚阈值电路放电阵列PUF具有良好的唯一性和稳定性,无需校准电路的标准温度电压下唯一性为48.85%;在温度范围–20~80°C,电压变动范围为0.9~1.3V情况下,其可靠性达到了99.47%。

亚阈值电路单元延时波动统计建模方法

集成电路产业的不断发展以及行业对高能效的不断追求使得工艺尺寸不断缩小,越来越多的电路工作在亚阈值区,工艺参数波动导致电路延时呈现非高斯分布。统计静态时序分析作为先进工艺下用于分析时序的新手段,采用将工艺参数和延时用随机变量表示的方法,可以加速时序收敛,显示预期成品率。文章主要研究了亚阈值电路单元延时波动的统计建模方法。分别对单时序弧和多时序弧的蒙特卡洛金标准数据进行建模研究。提出了单时序弧单元延时的分布拟合统计建模方法,其误差小于6.30%。提出了多时序弧单元延时人工神经网络统计建模方法,其误差小于4.95%。

质子辐照对AlGaN/GaN HEMT亚阈值摆幅特性的影响

研究了具有不同栅漏间距的AlGaN/GaN高电子迁移率晶体管(HEMT)的亚阈值摆幅特性在0.4 MeV质子辐照(质子总注量为2.16×10^(12)cm^(-2))后的变化规律。质子辐照前,各器件的亚阈值摆幅基本一致;质子辐照后,器件的亚阈值摆幅随着栅漏间距的减小而逐渐降低。基于辐照前后器件的电容-电压曲线和输出特性得到低场载流子输运特性,并据此分析了亚阈值摆幅的变化原因。发现与器件尺寸相关的极化散射效应是不同尺寸器件在辐照后亚阈值摆幅发生不同变化的主要原因。为AlGaN/GaN HEMT的性能优化提供了全新的视角与维度。

栅宽对AlGaN/GaN HEMTs亚阈值摆幅的影响

制备了不同栅极宽度的AlGaN/GaN高电子迁移率晶体管,通过测量各器件电容-电压曲线和转移特性曲线,得到了栅沟道载流子输运特性以及亚阈值摆幅,结果显示当栅极宽度从10μm增加到50μm时,亚阈值摆幅下降了40.3%.定性且定量地分析了亚阈值摆幅值随栅极宽度变化的原因,发现不同的栅极宽度对应不同的极化散射强度,亚阈值摆幅的变化是由栅沟道载流子输运特性和极化散射效应造成的.为AlGaN/GaN高电子迁移率晶体管开关性能优化提供了新的视角与维度,将促进其更好地应用于无线通信、电力传输以及国防军工领域.

一种低功耗亚阈值全MOS管基准电压源的设计

分析了工作在亚阈值区、线性区和饱和区的MOS晶体管不同电流特性,设计了一种低功耗全MOS基准电压源电路。使用工作在线性区的MOS晶体管代替普通常规电阻,使整个电路实现全MOS基准源的特性,同时有效减小电路芯片面积,并且输出基准电压为线性区MOS管提供偏压以进一步降低功耗。基于SMIC 0.18μm CMOS工艺设计电路。仿真结果表明此电路在1.8 V电源电压下,–50^+150℃的温度系数为22.6×10–6/℃,基准电压源输出电压约为992 m V,25℃时静态电流为327.3 n A,电路总静态功耗为0.59μW,10 k Hz时的电源抑制比为–25.36 d B。

极低电源电压和极低功耗的亚阈值SRAM存储单元设计

提出一款可以工作在极低电源电压条件下,功耗极低的亚阈值SRAM存储单元.为使本设计在极低电源电压(200 mV)条件下依然能够保持足够的鲁棒性,采用差分读出方式和可配置的操作模式.为极大限度地降低电路功耗,采用自适应泄漏电流切断机制,该机制在不提高动态功耗与不增加性能损失的前提下,可同时降低动态操作(读/写操作)和静态操作时的泄漏电流.基于IBM 130 nm工艺,实现了一款256×32 bit大小的存储阵列.测试结果表明,该存储阵列可以在200 mV电源电压条件下正常工作,功耗(包括动态功耗和静态功耗)仅0.13μW,为常规六管存储单元功耗的1.16%.

一种高性能超低功耗亚阈值基准电压源

设计了一种超低功耗、无片上电阻、无双极型晶体管的基于CMOS亚阈值特性的基准电压源。采用Oguey电流源结构来减小静态电流,从而降低功耗,并加入工作于亚阈值区的运算放大器,在保证低功耗的前提下,显著提高了电源电压抑制比。采用1.8V MOS管与3.3V MOS管的阈值电压差进行温度补偿,使得输出电压具有超低温度系数。采用共源共栅电流镜以提高电源电压抑制比和电压调整率。电路基于SMIC 0.18μm CMOS工艺进行设计和仿真。仿真结果表明,在-30℃~125℃温度范围内,温漂系数为9.3×10-6/℃;电源电压为0.8~3.3V时,电压调整率为0.16%,电源电压抑制比为-58.2dB@100 Hz,电路功耗仅为109nW,芯片面积为0.01mm2。

一种超低功耗高性能的亚阈值全CMOS基准电压源

介绍了一种超低功耗、无片上电阻、无双极型晶体管（BJT）的基于亚阈值CMOS特性的基准电压源,该带隙基准源主要用于低功耗型专用集成电路（ASIC）。采用Oguey电流源结构来减小静态电流,以降低功耗。通过使用工作在线性区的MOS管代替传统结构中的电阻消除迁移率和电流的温度影响,同时减小芯片面积;采用共源共栅电流镜以降低电源电压抑制比和电压调整率。电路基于SMIC 0.18μm CMOS工艺进行仿真。仿真结果表明,在-45~130℃内,温漂系数为29.1×10-6/℃,电源电压范围为0.8~3.3 V时,电压调整率为0.056%,在100 Hz时,电源电压抑制比为-53 d B。电路功耗仅为235 n W,芯片面积为0.01 mm2。

短沟道双栅MOSFET的亚阈值特性分析

基于泊松方程和拉普拉斯方程,结合双栅MOSFET的边界条件,采用牛顿-拉夫逊迭代法推导了双栅MOSFET亚阈值区全沟道的电势解析解。在亚阈值区电流密度方程的基础上,提出了双栅MOSFET的一个亚阈值电流模型,并获得了亚阈值摆幅的解析公式。通过对物理模型和数值模拟结果进行比较,发现在不同的器件结构参数下,亚阈值摆幅之间的误差均小于5%。

a-Si∶H TFT亚阈值区SPICE模型的研究

研究了将非晶硅薄膜晶体管(a-Si∶HTFT)在电路模拟程序(SPICE)中使用的亚阈值区模型,将亚阈值区分为亚阈值前区和亚阈值后区并建立了模型,对比了不同模型下的模拟结果,发现亚阈值区的TFT特性依赖于材料性质,而且亚阈值前区和亚阈值后区的特性受栅源电压VGS和漏源电压VDS的影响,呈指数变化。提出的新模型考虑了前界面态、后界面态、局域态、材料及制作工艺等因素,体现了该区域电流对漏源电压VDS强烈的依赖关系。使用新模型对实验数据的拟合结果优于以往的模型,能够比较精确地模拟亚阈值区的特性,可用来预测a-Si∶HTFT的性能,对TFT阵列的模拟设计具有重要价值。

一种工作于亚阈值区的低功耗CMOS晶体振荡器

提出了一种基于亚阈值区的低功耗CMOS晶体振荡器电路。通过环路增益和相位的分析,得出了一般晶体振荡电路的振荡性能优化条件;并通过亚阈值电流源、亚阈值MOS管反馈、电流源放大缓冲级以及电路的其他改进,进一步优化振荡电路的性能。根据这种设计,采用SMIC0.18μm CMOS单层多晶硅六层金属工艺,实现了一个功耗电流0.7μA的CMOS晶体振荡器。

异质栅非对称Halo SOI MOSFET亚阈值电流模型

在沟道源端一侧引入高掺杂Halo结构的异质栅SOI MOSFET,可以有效降低亚阈值电流.通过求解二维泊松方程,为该器件建立了亚阈值条件下的表面势模型.利用常规漂移-扩散理论,在表面势模型的基础上,推导出新结构器件的亚阈值电流模型.为了求解简单,文中给出了一种分段近似方法,从而得到表面势的解析表达式.结果表明,所得到的表面势解析表达式和确切解的结果高度吻合.二维器件数值模拟器ISE验证了通过表面势解析表达式得到的亚阈值电流模型,在亚阈值区二者所得结果吻合得很好.

应变SiGe沟道PMOSFET亚阈值特性模拟

通过简化的模型,对应变SiGe沟道PMOSFET及SiPMOSFET的亚阈值特性作出了简单的理论分析,然后用二维模拟器Medici进行了模拟和对比;研究了截止电流和亚阈值斜率随SiGePMOSFET垂直结构参数的变化关系。模拟结果同理论分析符合一致,表明应变SiGe沟道PMOSFET的亚阈值特性比SiPMOSFET更差,并且对垂直结构参数敏感,在器件设计时值得关注。

一种新颖的高电源抑制比亚阈值MOSFET电流基准源

基于亚阈值MOSFET,提出了一种新颖的高电源抑制比(PSRR)电流基准源。基准电路充分利用工作在亚阈值区MOSFET的I-V跨导特性和改进的具有高负反馈环路增益预电压调制,为电流基准核电路提供电源。电路设计采用SMIC 0.18μm标准CMOS数字工艺技术。在1.5 V电源电压下,电路输出1.701μA的稳定电流,在-40℃到150℃温度范围内,具有非常低的温度系数(2.5×10-4μA/℃);并且,在宽泛的频率范围内,具有很好的电源噪声抑制能力。电源抑制比在dc频率为-126 dB,在高于1 MHz频率范围内,仍能保持-92 dB。基准电路在高于1.2V电源电压下可以稳定工作,并具有很好的CMOS工艺兼容性。

超浅结亚45nm MOSFET亚阈值区二维电势模型

文章提出将亚阈值区超浅结MOSFET的氧化层和Si衬底划分为三个区域,得到三个区域的定解问题,并用特征函数展开法求出了因边界衔接条件而产生的未知系数,首次得到超浅结亚45nm MOSFET的二维电势半解析模型,并给出了亚阈值电流模型.通过与Medici模拟结果对比发现该模型能够准确模拟亚阈值下的超浅结15~45nm MOSFET的二维电势和电流.

工作于亚阈值区的低功耗高线性CMOS混频器

设计了一种采用TSMC 0.13μm CMOS工艺实现的2.4GHz低功耗亚阈值有源混频器,已应用于射频卫星电视接收机中。为了取得较高的线性度,该混频器引入交叉耦合技术以及级间匹配技术,并引入电流注入技术以提高混频器的增益。最终芯片测试结果表明,该混频器在仅消耗1.6mW功耗的状态下,输入三阶交调点IIP3高达5.41dBm,增益高达9.07dB,噪声系数为12.05dB。该混频器的版图尺寸为0.91mm×0.98mm。

纳米级MOSFET亚阈值区电流特性模型

基于纳米级金属氧化物半导体场效应晶体管(MOSFET)器件结构,从基本的漂移扩散方程出发,分别建立了亚阈值区漏极电流模型和栅极电流模型。其中将频率与偏置依赖性的影响显式地体现在模型中。通过对比分析发现亚阈值区漏极电流模型具有等比例缩小的可行性,栅极电流具有跟随性和频率依赖性。同时将所建模型的仿真结果与实验结果进行了比较,验证了模型准确性。

用于无线传感网络低功耗亚阈值CMOS低噪声放大器设计

设计一种工作在亚阈值区的低功耗CMOS低噪声放大器(LNA),用于无线传感网络.为了满足低功耗和高增益,设计使用共源共栅(cascode)结构并利用UMC 65nm工艺库进行仿真分析.仿真结果表明,在780MHz中心频率下,电路的增益大约34 dB,功耗仅为55μW,电源电压为1.2V.

一种亚阈值有源共源共栅补偿运算放大器

针对低压低功耗高增益高带宽应用背景的运算放大器,提出一种新型亚阈值有源共源共栅补偿(SACC)运算放大器。通过使用亚阈值跨导提升辅助放大器,以非常低的功耗成本改善整体电路的带宽,同时有效地减小补偿电容的数值,且输出级采用动态前馈结构,显著提升电路摆率。当驱动10 pF容性负载时,放大器的补偿电容仅需60 fF即可实现稳定,从而大大减小了放大器的版图面积。提出的放大器在28 nm CMOS工艺下设计并验证,并且当驱动10 pF的容性负载时,仿真结果表明,在0.9 V电源电压下,可实现69.5 dB的直流增益和13.3 MHz的增益带宽积,且功耗仅为4.5μW。此外,提出的放大器与现有的方案相比较具有更好的品质因数(FOM)。

GaN HFET中的亚阈值电流和穿通

通过自洽求解二维泊松方程和薛定谔方程发现栅-漏间隙中的强场峰两侧的异质结能带产生巨大畸变,使部分二维电子气不能通过强场峰而形成局域电子气。从电子气补偿效应出发研究了外沟道夹断前后的沟道电阻变化。研究了从外沟道渗透到内沟道的电场梯度和缓冲层沟道阱,发现了新的电场梯度引起的能带下弯(Electric field gradient induced band bowing,EFGIBB)效应。从漏电压引起的电势下降(Drain-induced barrier lowering,DIBL)和EFGIBB两效应出发建立起新的穿通阱模型,由此解释了实验中观察到的各类阈值电压负移、亚阈值电流和穿通等沟道夹断以后的行为,发现了由强负栅压引起的新穿通现象。最后讨论了新穿通行为对器件性能的影响,探索优化设计器件结构,改善器件性能的新途径。