为了满足对分数阶信号变换进行实时计算的要求,提出一种基于Altera Stratix II FPGA平台的可重配置分数阶信号变换处理器的硬件实现方案.根据角度分解的算法,设计了一种通用的硬件框架并实现.利用FPGA的可重配置性,通过简单的参数调整...为了满足对分数阶信号变换进行实时计算的要求,提出一种基于Altera Stratix II FPGA平台的可重配置分数阶信号变换处理器的硬件实现方案.根据角度分解的算法,设计了一种通用的硬件框架并实现.利用FPGA的可重配置性,通过简单的参数调整可以实现各种不同的分数阶信号变换的功能.实验表明本系统灵活性强,为快速开发各种基于分数阶信号变换的实时系统提供了一个良好的平台.展开更多
针对直接序列扩频(direct sequence spread-spectrum,DSSS)系统中可能出现的chirp-like干扰,提出了一种有效的基于匹配信号变换(matched signal transform,MST)的干扰抑制算法——峰值保留法。该算法是根据已有的MST快速实现方案和陷波...针对直接序列扩频(direct sequence spread-spectrum,DSSS)系统中可能出现的chirp-like干扰,提出了一种有效的基于匹配信号变换(matched signal transform,MST)的干扰抑制算法——峰值保留法。该算法是根据已有的MST快速实现方案和陷波滤波抗干扰算法而设计的。仿真结果表明,该算法能够有效抑制DSSS系统中线性、非线性chirp-like干扰。与其他一些抗干扰算法的仿真比较表明,该算法具有稳健性强、计算量小、误码性能好、实现更为简单等优点,具有较好的应用前景。展开更多
文摘为了满足对分数阶信号变换进行实时计算的要求,提出一种基于Altera Stratix II FPGA平台的可重配置分数阶信号变换处理器的硬件实现方案.根据角度分解的算法,设计了一种通用的硬件框架并实现.利用FPGA的可重配置性,通过简单的参数调整可以实现各种不同的分数阶信号变换的功能.实验表明本系统灵活性强,为快速开发各种基于分数阶信号变换的实时系统提供了一个良好的平台.
文摘针对直接序列扩频(direct sequence spread-spectrum,DSSS)系统中可能出现的chirp-like干扰,提出了一种有效的基于匹配信号变换(matched signal transform,MST)的干扰抑制算法——峰值保留法。该算法是根据已有的MST快速实现方案和陷波滤波抗干扰算法而设计的。仿真结果表明,该算法能够有效抑制DSSS系统中线性、非线性chirp-like干扰。与其他一些抗干扰算法的仿真比较表明,该算法具有稳健性强、计算量小、误码性能好、实现更为简单等优点,具有较好的应用前景。