基于蜂鸟E203的多级动态分支预测器

近年来,以蜂鸟E203为代表的开源RISC-V微处理器由于功耗低、性能好等优势,受到了学术界和工业界的广泛关注和应用。为提高微处理器性能,降低分支指令造成的流水线停顿,指令分支预测技术成为现代微处理器中广泛应用的重要技术之一。然而,蜂鸟E203现采用的分支预测器是轻量级的静态分支预测器,面临分支预测准确率较低的挑战。由于使用预测准确率较高的动态分支预测器,可以进一步降低由于预测错误导致的重定向取指所产生的开销,因此,针对上述挑战,在原微架构的基础上探索了多种动态分支预测器的实现,提高了分支预测精度并且兼顾了资源开销。实验结果表明,多种动态分支预测器中获得最优结果的是使用静态分支预测结合基于分支历史寄存器BHR的自适应动态分支预测器,在Dhrystone基准测试程序上其分支预测精度可从原来的84.6%最高提升至94.8%,分数从原来的1.296463提高到1.314418,在Coremark基准测试程序上其分支预测精度可从原来的67%提升至78.7%,分数从原来的2.120000提升至2.138008。

基于xorHash的RISC-V分支预测器设计

处理器的高速发展对分支预测器准确度要求越来越高,通过研究RISC-V处理器中分支预测器微架构,设计了基于xorHash的分支预测器;在基于xorHash的分支预测器中,使用改进后的xorHash算法对分支跳转指令进行散列处理,降低了别名发生概率,并提高了预测准确率;将分支预测器接入RISC-V五级流水线架构,利用Verilator仿真验证了改进后的分支预测器的准确率,通过板级测试评估了其性能;结果表明,分支预测器在运行CoreMark时准确率达到99.57%,在运行Dhrystone时准确率达到97.57%。

通过SimpleScalar的分支预测模型设计与研究

现如今,计算机体系结构是计算机研究领域的热点。使用传统的硬件描述语言(Hardware Description Language,HDL)构建体系结构时,需要大量的时间和硬件资源,而处理器模拟器能够快速地构建实验原型,辅助计算机体系结构的探索。本文通过在Simple Scalar模拟器的分支预测模块中添加了混合(Hybird)分支预测方法以及感知器(Perceptron)预测方法,利用SPEC95INT中的测试集进行了实验,并对不同的分支预测模型实验结果进行了分析,为实际应用中的微处理器分支预测器的设计提供了参考。

高效多分支预测器设计与实现

分支预测是保证处理器性能的重要技术,尤其在当今广泛应用的超标量处理器中,分支预测器的各项属性极大地影响着处理器的整体性能、功耗和面积。为了在超标量处理器中获得具有较高性价比的分支预测器,尝试使用了TAGE预测器对取指宽度内的所有分支进行预测,并利用分支预测竞赛平台对预测器的理想性能进行了评估,发现其预测能力是足以满足预测条件的。但在实践过程中发现多分支取指时分支预测器和分支目标缓存内均会存在冲突的情况,这严重影响了预测器的性能。为了解决以上问题,在单个TAGE分支预测器的基础上增加了额外的预测通路,独立地保存和预测额外的分支指令信息。并利用硬件描述语言在超标量处理器中实现了这一预测器,同时将其与单个TAGE分支预测器进行了嵌入式处理器常用基准程序dhrystone、coremark和embench的性能对比实验。实验结果表明,优化后的分支预测器性能提高了14.1个百分点,而存储开销只增加了9.06%。最后通过实验数据分析,发现这一方案不仅有利于额外的分支指令预测,而且可以通过更加准确的分支历史信息获取实现更加准确的单分支取指预测。

一种静态和动态分支预测的组合方法研究

随着指令发射宽度和流水线深度的增加,分支预测成为影响现代微处理器性能的重要因素。传统分支预测策略的静态和动态分法并未充分利用二者各自的优点。提出了一种将静态分支预测和动态分支预测策略相组合的分支预测方法,然后用SPECint95基准程序对其性能进行了评估,仿真实验结果表明,提出的分支预测方法比传统的gshare预测器具有更高的预测准确率,并且与许多其它动态预测器相比,其硬件开销要小得多。

基于同时多线程的TBHBP分支预测器研究

针对传统处理器分支预测器存在分支预测信息混乱、分支指令别名冲突和容量冲突率高的缺点,提出基于同时多线程处理器的分支预测器TBHBP。该分支预测器采取线程历史信息与基于地址索引的局部历史信息相结合的综合历史信息作为模式匹配表PHT的索引,并采取线程独立拥有线程历史寄存器和分支历史寄存器的方式,通过新增分支结果输出表来提高指令的分支预测执行速度。研究结果表明,TBHBP分支预测器有效解决了分支信息过时、分支指令别名和容量冲突的问题。与Gshare分支预测器相比,其指令吞吐率提升了12.5%,分支误预测率和误预测路径取指率分别下降了0.5%和2.1%。

一种组合延迟槽和预译码技术的新型分支预测器

分支预测是现代微处理器普遍用于提高指令吞吐率的关键技术,随着处理器性能需求的不断增长,分支预测结构越来越复杂,其功耗问题也日益突出.针对SPARC V8架构嵌入式处理器的结构特点和应用需求,设计了一种基于延迟槽的动态分支预测器,以此来提高处理器的预测性能;另外,通过分析动态预测器的几种设计空间,提出采用预译码机制来消除无效访问的电路结构,从而降低预测器的功耗开销.该设计在SMIC 0.13μm工艺下实现,分支预测准确度相比于之前的静态算法提高了21%,动态预测器本身的功耗降低了58%,而整个处理器的面积仅增加1.73%.结果表明,这种组合延迟槽和预译码技术的分支预测思想对SPARC处理器的性能和功耗都达到了很好的优化效果.

一种改进的神经网络分支预测技术

通过研究神经网络的算法特征,提出一种改进方法,即设置一个门限值η,减小该算法的运算量以减小其访问延迟,提高该算法的实用性.研究表明该方法能够实现较快的访问速度.

提前分支预测结构及算法研究

在理论上,越来越复杂的分支预测算法和更大的存储结构会使分支预测精度不断提高,但当前复杂算法和庞大数据结构所引发的分支预测时延已无法满足流水线单周期运行要求.针对分支预测精度和时延的矛盾,设计提出提前分支预测结构(ahead branch prediction architecture,ABPA).ABPA为流水线前端取指部件提供简单的分支预测表,以实现快速分支预测;复杂的预测算法和较大的存储结构均被移至流水线后端实现,从而保证了分支预测精度.对于一直难以准确预测的多目标间接分支指令,设计提出基于分支历史和目标路径的间接分支预测算法(indirect branch prediction algorithm based on branch history and target path,BHTP algorithm).提前分支预测算法采用改进的高精度分支预测算法和BHTP算法的混合.嵌入提前分支预测算法的分支预测引擎实现流水线后端的分支推测和目标预测,以及流水线前端的分支预测表更新.实验结果表明:采用ABPA结构和BHTP算法的分支预测系统平均精度达到94.27%.设计不仅实现了快速、高精度分支预测,更为分支预测的深入研究提供了条件.

基于历史长度自适应的分支预测方法

通过研究处理器动态分支预测器中预测效率与分支历史长度的关系,针对程序中各分支指令存在不同最优历史长度的规律,提出一种搜索各分支指令最佳历史长度的分支预测方法.该方法通过实时监测分支指令的预测准确率,在分支预测表硬件资源不变的情况下动态调整预测器的历史长度,以适应程序的动态运行特征.实验结果表明,在相同硬件资源下,文中方法相对于Gshare预测器错误率降低15.8%,相对于Bi-mode预测器预测错误率降低10.3%.

一种精确的分支预测微处理器模型

在当今深流水宽发射的微处理器中 ,为实现高性能 ,精确的分支预测是不可缺少的关键技术 分支预测失效将浪费大量的时钟周期 ,无法发挥乱序执行的效能 宽发射微处理器的有效性能同时还依赖指令窗口的大小和指令预取宽度 提出了一种新的更精确的支持分支预测和分支误预测周期损失的微处理器模型 根据指令的执行带宽为指令窗口中可用指令数的平方根统计规律 ,给出了一个更为精确的描述微处理器取指带宽、分支预测精度、分支误预测周期损失、指令窗口大小和IPC之间关系的算法 ,并讨论了这些参数的综合权衡以及这些参数对程序IPC的影响

嵌入式微处理器分支预测的设计与实现

针对五级流水线嵌入式微处理器的特定应用环境,对分支预测技术进行了深入研究,提出了一种新的分支预测方案。该方案兼容带缓存设计,通过扩展指令总线,在取指段提前对分支指令跳转方向和目标地址进行预测,保存可能执行而未执行的指令和地址指针以备分支预测失效时得以恢复,减少了预测失效的代价,同时保证了指令流的正确执行。研究表明,该方案硬件开销小,预测效率高,预测失效代价低。

处理器分支预测攻击研究综述

分支预测器是现代处理器的重要微架构组件,它可有效缓解流水线的控制流冒险问题,提升处理器性能.然而,尽管分支预测器的设计越发先进,设计细节也不被处理器厂商公开,但基于分支预测器的分支预测机制存在的安全问题仍不断被研究人员曝光.利用分支预测机制,攻击者能构建侧信道或隐藏通道,从而绕过软硬件的安全边界检查.在著名的Spectre攻击中,分支预测器还被用来构建瞬态执行窗口,这打破了被错误预测并执行的指令对软件程序员完全透明的错误安全假设.Spectre攻击曝光后,分支预测的安全问题越来越受到重视,相关的攻击变种与防御措施成为学术界和工业界共同关注的课题.本文从分支预测器的设计角度出发,从已公开和被研究人员逆向工程出的分支预测器设计中总结了分支预测器的工作机制,然后按分支预测器填充方式、分支预测器索引方式和分支预测利用过程等特征对现有的分支预测攻击进行归纳和整理,并总结了这些攻击的攻击模型,包括攻击场景与攻击链.随后,本文结合Intel、AMD和ARM等主流商用处理器的典型微体系结构,从攻击模型深入分析了各分支预测攻击的关联性、创新点和可行性,并提出一种评价分支预测类瞬态执行攻击可行性的理论方法.最后,本文讨论了分支预测攻击未来的研究趋势、相关的防御策略以及安全分支预测器设计等诸多问题.

一种gshare分支预测器的低功耗设计方法

功耗与性能在高端嵌入式计算系统中都是非常重要的设计指标。基于深度流水处理器中所使用的动态分支预测器的微结构特点,提出了一种利用分页技术来有效的降低gshare分支预测器的功耗的设计方法,详细分析了分支预测器的大小、分页数以及功耗、面积之间的内在关系。

一种复合分支预测电路的设计与实现

针对现有预测算法仅能精准预测某类程序的缺陷,设计一种复合分支预测电路。该电路组合多种分支预测算法,可以对各种程序进行精准预测,并应用于自主设计的嵌入式微处理器中。性能仿真结果表明,复合分支预测电路对各种程序可以实现高精准预测,并且满足处理器设计的时序要求。

分支预测与值预测在VLIW处理器中的实现

为了降低超长指令字(VLIW)架构的平均跳转开销和平均访存时延,并减少VLIW程序的代码体积,提出了一种全新的将分支预测与值预测技术应用于VLIW架构的方法.首先分析现有超标量(Superscalar)架构中动态预测技术与VLIW架构中指令静态并行之间所存在的矛盾;通过拓展原有跳转指令和读内存指令,使之与不同的延时槽个数相对应,并根据不同的指令来阻塞流水线或延时写回寄存器,从而解决动态预测技术造成VLIW架构静态调度周期错乱的问题.基于Gem5仿真平台和清华大学Magnolia VLIW数字信号处理器(DSP)的基准测试程序实验表明,该分支预测与值预测技术能显著地提高VLIW架构的性能,缩小VLIW程序的代码体积.

基于大滞后磨矿分级系统的动态分支预测转移控制技术

针对较难控制的大滞后过程对象,提出动态分支预测转移控制技术,使控制回路在运行过程中始终保持最佳运行状态,最终提高工业过程设备的运行效率.通过在控制过程中增加对被控对象输入输出之间相关性的跟踪及处理,在基本预测控制算法的基础上再增加一个预测控制变量协调决策层,可在线任意拟合,利用反馈校正的滚动优化策略进行记录及优化,获得被控对象输入输出之间相关性及相应控制策略的动态分支预测转移控制表,结合系统设定值进行区间控制和约束保护措施,在暂态响应和稳态性能之间取得折衷,使控制效果得到明显的改善,不但增强输入控制量的规律性,而且提高响应的快速性和准确性.仿真实验表明模型的在线辨识精确,可以保证系统的鲁棒性能和预期的控制性能.

分支指令特性与分支预测器的性能研究

根据分支指令的特性,分析了分支行为与分支预测技术对单发射嵌入式处理器CPI栈(CPI stacks)组成的影响,并在RTL级设计了分支预测器的时序精确模型,通过硬件模拟方法对分支指令特性和分支预测器的性能进行了研究.实验考察了分支指令在分支预测器命中或缺失时的不同跳转统计特性,验证了分支预测器对CPI栈影响的理论推导,为单发射嵌入式处理器中分支预测器的设计与优化提供了精确的实验依据.

安腾处理器中多级分支预测机制

分支预测技术可消除分支指令之后损失的周期,防止流水线断流。高比率的分支预测精确度是高性能微处理器性能的保证。本文详细分析了安腾处理器(Itanium)多级分支预测机制,并研究了每级预测器的具体实现。

一种改进型TAGE分支预测器的实现

针对传统的TAGE分支预测器存在分支别名冲突以及对与历史不相关的分支预测准确率较低两个问题,提出了基于PC特征提取和提升基础预测表优先级的方式对预测器进行改进。将传统的TAGE分支预测器与本文改进的预测器共同使用SPEC2000的测试程序进行验证。实验结果表明,改进之后的分支预测器能够有效地解决这两个问题,预测准确率有着明显的提升。