NMOS晶体管电荷共享导致的SRAM单元单粒子翻转恢复效应研究

基于Synopsys公司的三维器件模拟软件TCAD,本文研究了NMOS晶体管电荷共享导致SRAM单元的单粒子翻转恢复(SEUR)效应。分析了NMOS晶体管电荷共享导致SEUR效应的物理机制,系统研究了NMOS晶体管偏置(如电源电压、P阱偏置电压)和工艺参数(如P+深阱掺杂浓度、P阱接触距离)对线性能量传输翻转恢复阈值(LETrec)以及单粒子翻转脉冲宽度(PWrec)的影响。研究发现:PWrec随着电源电压的增大而增大;PWrec和LETrec随着P阱偏置电压的增大而减小;LETrec随着P+深阱掺杂浓度的增大而增大;PWrec随着P阱接触与NMOS晶体管之间距离的增大而增大,而LETrec随着P阱接触与NMOS晶体管之间距离增大而减小。本文研究结论有助于优化SRAM单元抗单粒子效应设计,尤其是基于SEUR效应的SRAM单元的抗辐照加固设计提供了理论指导。

FinFET器件单粒子翻转物理机制研究评述

鳍式场效应晶体管(FinFET)器件由于其较高的集成度以及运算密度,已成为未来航天应用领域的重要选择。FinFET器件的辐射敏感性与其制作工艺和工作条件息息相关。为了解FinFET器件的单粒子翻转(SEU)敏感机制,文章结合国内外开展的相关研究,从SEU机理出发,分析了器件特征尺寸、电源电压和入射粒子的线性能量传输(LET)值等不同条件对器件SEU敏感性的影响,最后结合实际对FinFET器件SEU的研究发展方向进行展望。

基于XC7V690T的在轨抗单粒子翻转系统设计

针对核心工业级SRAM型FPGA芯片XC7V690T抗辐照能力较弱、在轨运行期间存在较高单粒子翻转风险的问题,为了提高XC7V690T在轨抗单粒子翻转的能力及配置文件注数修改的灵活性,设计了一种基于XC7V690T的在轨抗单粒子翻转系统架构;其硬件架构主要由XC7V690TSRAM型FPGA芯片、AX500反熔丝型FPGA芯片以及多片FLASH组成;软件架构主要包括AX500反熔丝型FPGA对XC7V690T进行配置管理及监控管理,对XC7V690T进行在轨重构管理,XC7V690T通过调用内部SEM IP核实现对配置RAM资源的自主监控和维护;在轨实验结果表明,采用工业级SRAM型FPGA芯片XC7V690T的某航天器通信机在轨测试过程中成功进行了SEM纠错,通信机在轨工作正常,通信链路稳定,满足使用要求,表明该系统架构可以有效提升XC7V690T抗单粒子翻转能力,可以为其他SRAM型FPGA抗单粒子翻转设计提供借鉴与参考。

基于55 nm DICE结构的单粒子翻转效应模拟研究

单粒子翻转(single event upset,SEU)是器件在辐照空间中应用的关键难题,本文以55 nm加固锁存单元为研究载体,通过三维数值模拟方法,获得了重离子不同入射条件下的线性能量转移(linear energy transfer,LET)阈值和电压脉冲变化曲线,研究了双互锁存储单元(dual interlockded storage cell,DICE)的抗辐照性能和其在不同入射条件下的SEU效应.研究表明,低LET值的粒子以小倾斜角入射器件时,降低了器件间的总电荷收集量,使得主器件节点的电压峰值和电压脉宽最小,器件SEU敏感性最低;由于空穴与电子迁移率的差异,导致DICE锁存器中Nhit的入射角敏感性远大于Phit;合理调节晶体管间距可以削弱电荷共享效应,使得从器件总电荷收集量减小,仿真计算得到此工艺下晶体管间距不能小于1.2μm.相关仿真结果可为DICE锁存单元单粒子效应的物理机制研究和加固技术提供理论依据和数据支持,有助于加快存储器件在宇航领域的应用步伐.

基于8051 IP核的单粒子翻转故障注入与仿真方法

太空中的单粒子效应会对电子器件造成损伤,地面模拟是评估器件抗辐射性能的有效途径。现有的模拟方法大多是基于器件的物理底层模型进行电流源脉冲故障注入,不适用于百万门级大规模集成电路(very large scale integration,VLSI)。针对该问题,提出了一种从器件高层行为模型注入单粒子翻转故障的方法,并基于8051 IP核进行了单粒子一位翻转和连续两位翻转的仿真和实验比较。研究结果表明,单粒子翻转故障可直接注入到器件的高层来评估系统的抗单粒子性能。

星载电子系统高能质子单粒子翻转率计算

文章对星栽电子系统空间高能质子单粒子翻转率计算方法进行了研究。总结了13种主要计算质子单粒子翻转率的方法,并对各种算法之间的相似性和差异性进行了比对分析。用Visual Basic语言编程,实现了高能质子单粒子翻转率计算模型软件化,为高能质子单粒子效应加固设计和验证评估提供技术依据。计算了几种典型轨道上的质子单粒子翻转率；在此基础上,与在轨观测数值进行比对分析验证,并分析了质子单粒子翻转率与空间轨道的关系。

总剂量与单粒子协合效应对SRAM单粒子翻转敏感性影响的仿真研究

静态随机存储器(SRAM)在空间环境中可能会受到总电离剂量(TID)效应和单粒子效应(SEE)协合作用的影响,导致器件单粒子翻转(SEU)的敏感性发生改变。文章针对90 nm的SRAM器件,通过器件级和电路级的综合仿真手段,利用计算机辅助设计(TCAD)和集成电路模拟程序(SPICE)软件研究TID和SEE的协合作用对SRAM器件SEU敏感性的影响机制。发现:当TID和SEE作用在器件相反工作阶段(即存储相反数据)时,SEU敏感性随着总剂量的增加而增强;当TID和SEE作用在器件相同工作阶段(即存储相同数据)时,SEU敏感性随着总剂量的增加而减弱。其原因主要是SRAM的一个下拉NMOS管受到总剂量辐照发生损伤后,引起电路恢复时间和反馈时间的改变,并且恢复过程和反馈过程对SEU敏感性的贡献程度不同。以上模拟结果可为存储器件的抗辐射加固设计提供参考。

一种基于40nm CMOS体硅工艺的抗单粒子翻转触发器设计

随着集成电路尺寸的不断减小,触发器受到单粒子打击时,电荷共享效应会使触发器电路的多个节点同时翻转.基于此,提出了一种新的触发器结构,即Rectangle DFF,可以有效过滤输入上的单粒子瞬态、并对三节点翻转免疫.该触发器由时钟晶体管堆栈架构和一个抗三节点翻转的锁存器组成,锁存器部分由12个交叉耦合的反相器和3个二输入的C单元结构组成.通过时钟晶体管堆栈结构可以屏蔽单粒子瞬态,由于3个C单元的输入不会同时翻转,能够有效屏蔽电路中的软错误.在40nm CMOS体硅工艺下的SPECTRE仿真表明,与基准的三模冗余触发器相比,面积开销降低15%,延迟降低44%,功率延迟积降低2%.

一种数字电路单粒子翻转测试方法

为提高航天器系统设计的可靠性,避免单粒子效应对航天器系统造成损坏,在单粒子翻转经典测试方法"黄金芯片比较法"的基础上,设计一种硬件实现的测试方法。方法通过对输出高低电平相关区域的重新取舍,采用合适芯片从硬件上实现数据选择器、锁存器与数值比较器的功能优化,并进行FPGA移植,以解决经典方法在电平翻转时出现误判的问题。同时也详细阐述了移植FPGA过程中的器件选取与程序设计。实际测试表明,改进后的测试方法获得了良好的抗干扰性,为单粒子效应模拟试验提供有效的支持。

SRAM-FPGA抗单粒子翻转方法和预估

为解决卫星通信系统中赛灵思公司的静态随机存储器型现场可编程门阵列(Xilinx SRAMFPGA)单粒子翻转问题,提出了一种占用硬件资源少,可靠度高的抗单粒子方法.该方法使用爱特公司的现场可编程门阵列作为检测芯片,可编程只读存储器芯片存储屏蔽位文件,通过联合测试工作组模式回读Xilinx FPGA配置文件并进行校验,发现出错则重新加载配置文件,消除单粒子翻转影响.该方法已成功在轨应用于某卫星通信系统.为计算卫星通信系统的可靠度,提出使用品质因数方法预估静态随机存储器型现场可编程门阵列单粒子翻转率,并与在轨实测数据进行比较,证明使用该方法的正确性,同时计算出实际飞行轨道的单粒子翻转率系数,为其他静态随机存储器型现场可编程门阵列、存储器等芯片的单粒子翻转率预估提供数据支撑,为我国卫星通信系统可靠性研究与设计提供参考.

微型星敏感器抗单粒子翻转设计和验证

针对商业航天器上微型星敏感器大量选用低成本、高集成度元器件可能发生的单粒子翻转(SEU)现象,提出星跟踪流程监控、程序比对校正、看门狗超时、复位类型检测等方法,利用软件手段使SEU自主恢复,同时向姿轨控分系统发送复位信息,辅助分系统根据产品状态判断是否对星敏感器采取干预操作。通过地面测试验证,应用以上方案可以有效恢复SEU产生的故障,从出现故障到发现故障的时间<19 s,从发现故障到恢复正常姿态输出的时间<0.2 s,是原先需要地面判断和控制所需时间的千分之一。在地面基站无法对卫星进行遥测遥控的情况下,上述抗SEU保障方案可为航天器上微型星敏感器发生SEU时的自主恢复提供保障。

基于交织编码的抗单粒子翻转加固技术研究

航空电子设备中静态随机存储器型芯片易受环境中高能粒子辐射发生单粒子翻转,造成关键存储数据遗失严重影响飞机安全,当前系统级加固技术存在纠错能力有限,实用性不强的问题。为增强纠错能力同时提高实用性,本文提出构造最优解循环移位交织器联合(21,16)汉明码的加固方法,纠正多种错误图样的连续4 bit及以下翻转,搭建利用单帧重构技术的故障注入平台来替代粒子辐照实验,无损高效的评估加固设计有效性。实验结果表明采用(21,16)汉明码结合最优循环交织器对抗单粒子相邻多位翻转的加固率平均提高了48.54%,增强了SRAM型存储单元抵御单粒子翻转的性能,保证机载电子系统的安全性。

宇宙高能质子致单粒子翻转率的计算

通过简化半导体器件灵敏单元 ,计算得到了宇宙高能质子在器件灵敏单元内产生的能量沉积。然后利用地面重离子实验单粒子翻转数据得到的Weibull函数 ,计算了CRRES卫星轨道、 33mm铝屏蔽壳体内几种器件的单粒子翻转率 ,并与已有结果进行了比较说明。

一种数字信号处理器的单粒子翻转加固设计

为了降低数字信号处理器(DSP)电路在太空中发生单粒子翻转事件,本文从触发器单元、存储模块及电路系统三个层面论述了DSP的抗单粒子翻转加固设计。采用该抗单粒子翻转加固方法,实现了一款基于0.18μm CMOS体硅工艺的DSP电路,该电路逻辑规模约为150万门,面积为9.3 mm×9.3 mm。通过重离子加速器模拟试验评估,该DSP电路的单粒子翻转率约为4.37×10^(-11)错误/(位·天)(GEO轨道,等效3 mm Al屏蔽)。

SRAM型大规模FPGA的抗单粒子翻转设计与试验验证

对SRAM型大规模FPGA进行了抗单粒子翻转(SEU)设计研究,提出了具体的有效减弱单粒子翻转效应影响的设计方法,并利用兰州重离子加速器(HIRFL)束流终端开展了单粒子效应模拟实验,对设计方法的有效性进行了试验验证。为星载信号处理机的抗单粒子翻转设计提供了参考依据。

星用微处理器抗单粒子翻转可靠性预示研究

运用程序占空比概念,对星用微处理器动态和静态单粒子翻转率之间的关系进行了研究,实现了星用微处理器动态单粒子翻转率的预示。将星用微处理器在轨运行期间满足单粒子翻转指标要求的概率与单粒子翻转率和飞行寿命联系起来,探讨了器件级和系统级的星用微处理器抗单粒子翻转可靠性预示方法。

SRAM单元单粒子翻转效应的电路模拟

在三维器件数值模拟的基础上,以经典的双指数模型为原型通过数值拟合得到了单粒子效应瞬态电流脉冲的表达式,在理论分析的基础上,引入了描述晶体管偏压和瞬态电流关系的方程,并将其带入电路模拟软件HSPICE中进行SRAM存储单元单粒子翻转效应的电路模拟,最后分别使用电路模拟和混合模拟两种方法得到了存储单元的LET阈值,通过在精度和时间开销上的对比,验证了这种模拟方法的实用性.

FPGA单粒子翻转事件在轨探测研究

中国遥感卫星上的单粒子探测器对某种400万门FPGA和60万门FPGA进行在轨单粒子翻转探测。文中给出了单粒子翻转探测器的基本组成及单粒子翻转的监测方法,并给出了采用模拟量描述器件翻转次数的设计思路。在轨测试期间,单粒子探测器成功的对被测器件进行了在轨单粒子翻转监测,文中给出了两个被测器件的翻转次数统计和翻转类型统计,依据轨道根数获得了翻转事件的空间分布,并对两个被测芯片的翻转事件的差异进行了分析。

14 nm FinFET和65 nm平面工艺静态随机存取存储器中子单粒子翻转对比

使用中国散裂中子源提供的宽能谱中子束流,开展14 nm FinFET工艺和65 nm平面工艺静态随机存取存储器中子单粒子翻转对比研究,发现相比于65 nm器件,14 nm FinFET器件的大气中子单粒子翻转截面下降至约1/40,而多位翻转比例从2.2%增大至7.6%,源于14 nm FinFET器件灵敏区尺寸(80 nm×30 nm×45 nm)、间距和临界电荷(0.05 fC)的减小.不同于65 nm器件对热中子免疫的现象,14 nm FinFET器件中M0附近10B元素的使用导致其表现出一定的热中子敏感性.进一步的中子输运仿真结果表明,高能中子在器件灵敏区中产生的大量的射程长、LET值大的高Z二次粒子是多位翻转的产生诱因,而单粒子翻转主要来自于p,He,Si等轻离子的贡献.

SRAM型FPGA单粒子翻转测试及加固技术研究

SRAM型FPGA空间应用日益增多,只有针对其特点设计相应的单粒子试验的测试程序才能系统、准确地获取该类芯片的单粒子翻转特性,为抗辐射加固设计提供依据。阐述了单粒子翻转的静态和动态的测试方法。静态测试包括硬件设计和配置位回读程序的设计;动态测试主要针对CLB(配置逻辑单元)和BRAM(块存储器)两部分进行了相应的软件测试程序设计;并结合工程给出了解决单粒子翻转的主要加固方法。此试验得到了该类芯片的单粒子翻转截面,对在地面上进行FPGA的可靠性评估具有重要意义。