基于混合扫描的碳足迹采集终端可测性设计及融合诊断

在“双碳”战略的背景下,针对国内对碳足迹采集终端及系统的迫切需求,提出了基于电力采集终端及通信系统的解决方案,并利用混合边界扫描技术提出了具体的“虚拟探针”可测性设计方案。还针对基于单一类型故障特征进行非线性“簇”电路故障诊断准确率低的难题,在研究小波包变换、PCA及Volterra核特征提取的基础上,提出了小波包变换与PCA特征层融合,并与基于Volterra核特征的初级诊断结果进行决策层融合的故障诊断方法。实验表明,该方法可以有效提高故障诊断的准确率。

装备可测性设计与评估技术综述

可测性设计对于提高装备的测试水平、缩短故障检测和隔离时间,进而降低使用保障费用具有重要的意义。论文综述了装备可测性技术的国内外发展现状,阐述了可测性的技术体系,对其关键技术进行了分析研究,提出了目前亟待解决的关键问题和难点问题,并对进一步的研究发展给出了建议。

异构多核DSP芯片的可测性设计

本文介绍了一款异构多核DSP芯片的可测性设计实现,包含存储器内建自测试、存储器修复、扫描链设计、测试压缩和全速扫描测试。文章首先对芯片架构和可测性设计难点进行了介绍,并制定了全芯片可测性设计的策略,随后介绍了具体的实现,最后给出了覆盖率结果。实验结果表明该设计的测试覆盖率符合工程应用要求。

反熔丝FPGA可配置I/O端口可测性设计研究

反熔丝FPGA在生产阶段不能通过编程后测试对电路进行筛选,必须通过编程前测试来解决生产测试问题。在研究反熔丝FPGA多标准可配置I/O端口电路结构的基础上,提出了一种用于可配置I/O端口的可测性设计(DFT)方案,在可配置I/O端口中插入软配置电路和边界扫描链,实现对可配置端口的临时配置和扫描测试,覆盖所有支持的电平标准及各种可配置I/O功能。仿真及测试结果表明,该DFT能够满足反熔丝FPGA多标准可配置I/O端口的测试需求,能够解决可配置I/O在生产中的测试问题。

模拟电路可测拓扑条件和可测性分析及可测性设计

深刻地阐述了系统的可测性问题 ,提出了从可测性分析和可测性设计两方面进行研究的观点 .针对支路故障诊断法 ,讨论了可测拓扑条件、可测性分析和可测性设计问题 ,提出了几个新的必要且几乎充分可测拓扑条件 。

可测性度量的计算及研究

本文对ＳＣＯＡＰ可测性度量方法作了改进，提出了动态ＳＣＯＡＰ算法。此算法反映测试生成过程中系统和电路各节点可测性的变化，比静态ＳＣＯＡＰ更准确地描述了每个故障的可测性难度，为测试生成过程提供更有效的启发性信息。

接地网腐蚀故障诊断的可测性研究

为研究接地网故障诊断的可测性,提出了一种利用接地网拓扑变换的分析方法。将接地网分解为若干以可及节点为边界的元版块,根据电路网络理论削去不可及节点后得到对应的元网络,对所有元网络进行网络综合得到只含可及节点的可及接地网,进一步约简得到可及节点间最多只含一条支路的本征接地网。根据支路电阻的唯一确定性,将支路分为明晰支路和不确定支路两类,给出其判别方法,确定了不确定转化为明晰的原则。根据叠加原理和互易定理,归纳出进行独立激励并获得不重复量测数据的原则,还给出了接地网故障诊断独立方程数目以及获得独立方程的方法。结合一个实例详细说明了所提出的方法并设置了两组代表性故障进行分析计算,结果验证了所提出方法的正确性,并表明接地网故障诊断的可测性是可以预计的,可测性研究对于优化测试方案和科学利用诊断结果具有指导意义。

VLSI电路可测性设计技术及其应用综述

综述了超大规模集成电路的几种主要的可测试性设计技术,如扫描路径法、内建自测试法和边界扫描法等,并分析比较了这几种设计技术各自的特点及其应用方法和策略。

接地网腐蚀故障诊断可测性分析

接地网支路电阻的可测性是由网络的拓扑结构和可及节点分布决定的,与支路的电阻值无关。由此提出了一种适用于接地网腐蚀诊断的可测性分析方法,利用网络变换先消去不可及节点,然后反向推导,逐步确定各条支路的可测性。在此基础上提出了诊断可信度指标,指示各条支路诊断结果的可信程度,并构造了可信度计算公式。诊断结果验证了这个方法的有效性,并且可信度指标能够较好地反映诊断结果的误差情况。可测性分析和可信度指标可以给工程人员的实际诊断工作提供有价值的信息。

基于可测性分析和支持向量机的模拟电路故障诊断

针对低可测性模拟电路的测试问题,提出了一种模拟电路故障诊断的新方法。该方法首先计算被测电路的可测性,利用可测性提供的信息对被测电路进行模糊组划分,组成可诊断的元件集,并引入支持向量机完成对故障的分类识别。可测性分析理论上确定了被测电路可诊断的元件集,支持向量机结构简单,泛化能力强,以模拟和混合信号测试标准电路的实验结果证明了基于可测性分析和支持向量机的模拟电路故障诊断方法是有效的,其故障诊断率大于99%。

多特征故障字典及其在模拟电路可测性分析中应用

提出一种新的模拟电路可测性分析模型——多特征故障字典模型。该模型首先获得输出端的阶跃响应输出波形,提取出波形的多个特征量,将所有特征量形成一特征向量,不同故障类别对应的特征向量组成一特征矩阵。然后由PSPICE软件中的Monte-Carlo分析的结果计算出阈值,在该阈值下将特征矩阵转换成整数编码表,从而计算可测性分析指标-检测率与隔离率。仿真与实测数据表明:与传统模拟电路可测性分析方法相比,提出的方法优点有:1)不需要传递函数,可以适用于复杂电路;2)仅需要一个输出测点,容易实现;3)对于容差模拟电路,同样可以取得较好的检测率与隔离率。

Garfield系列SoC芯片可测性设计与测试

随着生产工艺的进步和芯片复杂度的增加,SoC芯片的测试问题显得越来越重要,传统的测试方法已不能满足现在的设计要求。文章介绍了基于130nm工艺的Garfield芯片可测性设计,包括边界扫描测试、存储器内建自测试、全速扫描测试和参数测试;分析了全速测试时钟的生成和测试压缩电路的实现。实验结果表明,该方案的故障覆盖率和压缩效率最高可达到97.39%和30%,符合工程应用要求。

基于多特征模型模拟电路可测性指标分析方法

结合多信号模型与多特征分析方法,提出了一种新的模拟电路可测性指标分析方法——多特征模型分析方法。该方法根据电路输出节点的阶跃响应波形,提取出多个特征信号,并将所有的特征形成一个特征向量,然后转换成故障-测试依赖矩阵进行可测性指标分析。以双二阶低通滤波器电路为例,分别在电路参数名义值、故障值与容差变化情况下,对所提方法与传统故障字典法进行可测性指标分析对比试验。仿真试验结果表明,提出的方法不仅需要测点少,故障检测率与隔离率很高,而且适合于具有容差的模拟电路可测性指标分析。

DSP数据通路基于累加器测试的结构可测性设计

在综述VLSI结构可测性设计方法的基础上,提出了DSP数据通路基于累加器测试的结构可测性设计方案:利用选择器或三态门实现电路测试、工作模式的切换;在测试模式时,电路中的寄存器复用为扫描链以完成测试矢量的传送从而提高电路的可测试性能。基于本方案的FFT处理器、IIR滤波器、DF-FPDLMS自适应滤波器的数据通路的可测性设计,若忽略数据线延迟,其关键路径仅比原来的分别增加了1、2、0倍的选择器或三态门门延迟。实验表明,若字宽、阶数均为8,它们所需额外硬件开销分别为原来的5.416%、4.969%、4.783%,关键路径分别增加了1.839%、2.382%、0.036%。结果表明,该方案通用性好,扩展性强,额外硬件开销小,几乎不会影响原电路的性能。

基于蒙特卡罗的接地网故障诊断可测性分析

为了分析接地网故障诊断的可测性,提出了一种基于蒙特卡罗的评估方法。在合理范围内,随机设置接地网各条支路的电阻,采用迭代最小二乘法进行故障诊断,计算各条支路诊断结果的平均相对误差和相对标准差,直至达到期望的精度要求。相对标准差小于给定阈值的支路被判定为明晰支路,其余支路被判定为不确定支路。一个60条支路的接地网诊断结果验证了提出方法的可行性,同时该方法表明接地网故障诊断的可测性是可以预计的。可测性研究对于优化测试方案和科学利用诊断结果具有指导意义。

面向装备健康管理的可测性指标研究

可测性指标是开展可测性设计、验证和评估的依据。针对传统可测性指标主要用于故障可检测性和故障可隔离性水平评价,不能全面反映面向装备健康管理可测性水平的问题,在定性分析装备健康管理对可测性的本质需求基础上,从全域和瞬态角度提出了五个可测性指标以定量描述面向装备健康管理的可测性水平;并基于故障模式状态矢量给出了可测性指标的分析计算流程。最后以某装备柴油机的机体子系统为案例详细说明了可测性指标的计算过程,应用结果表明所提指标具有一定的可行性和合理性,可以有效指导面向装备健康管理的可测性优化设计。

集成电路可测性设计IO复用方法

超大规模集成电路特征尺寸逐步缩小的发展过程中,芯片面积是制约芯片成本的最重要因素之一,也是直接影响半导体产品市场竞争力的最重要因素之一。本文介绍了将所有可测性设计(DFT)的输入输出端口(IO)与各种类型的正常功能工作模式的IO复用的方法,从而达到减少IO并最终减小芯片面积的目的。介绍了输入信号和输出信号分别在单向端口IO和双向端口IO中复用的方法。然后,以一款经过0.18μm逻辑工艺流片验证的flash存储器控制芯片为例,对比了采用IO复用方法前后芯片的利用率和面积,证明了方案的可行性和有效性。

FFT处理器的算术测试与可测性设计

针对快速傅里叶变换处理器,本文提出了一种有效的可测性设计及其测试方案。测试时,该方案将处理器中的寄存器作为扫描链提高了其可控性,利用其中的加法器作为测试生成,生成的测试矢量能侦测处理器每个基本组成单元内部的任意组合失效。由于处理器中一些加法器、寄存器的再利用,以及电路结构的规则性,因而只需最少的额外硬件、面积开销即可真速、并行地实施该测试方案而不会降低电路性能。

面向系统芯片的可测性设计

随着集成电路的规模不断增大 ,芯片的可测性设计正变得越来越重要。回顾了一些常用的可测性设计技术 ,分别讨论了系统芯片 ( SOC)

复杂电子系统可测性建模方法研究

通过比较电子系统建模方法,提出基于多信号模型的可测性建模方法。以典型的电子系统雷达发射机为例,详细介绍可测性建模方法,通过模型得到该系统的故障测试依赖矩阵,为复杂电子系统进行可测性分析提供了条件,同时也为雷达系统故障诊断提供依据。