36 mW 2抽头40 Gb/s四级脉冲幅度调制发送器的设计

基于SMIC 65-nm CMOS工艺设计了一种40Gb/s低功耗四级脉冲幅度调制(PAM4)发送器。设计中的预加重抽头只在输出信号电平转换后紧跟的单位时间间隔内才向输出节点注入电流。当输出信号不进行电平转换时,电流不流经预加重抽头,解决了现有预加重结构浪费功耗的问题。预加重抽头采用了一种新型的基于可开关电流源的低电压差分信号(LVDS)驱动单元,使得电路可以在高速下消除功耗浪费。电路采用了PAM4调制,降低了带宽的要求。仿真中使用的信道在20GHz的损耗为20.2dB。结果表明,经过预加重,接收端的信号的眼图高度120mV,眼图宽度为30ps。40Gb/s发送器电路的功耗为36mW,能效为0.9pJ/b。

高线性度大摆幅高速PAM4光发射机驱动电路设计

基于IHP 0.13μm SiGe BiCMOS工艺,设计了一款应用于超高速光通信的四级脉冲幅度调制(PAM4)光发射机驱动电路.整体电路包括两路高速非归零码(NRZ)通道(最高有效位通道和最低有效位通道)、时钟缓冲级、电流模式逻辑(CML)加法器和输出缓冲级.鉴于PAM4信号的高线性度要求,为解决传统设计中电平失配率(RLM)较低的问题,设计了带有低压共源共栅电流镜的CML加法器,避免电流镜像不精确和输出阻抗随加法逻辑变化所带来的非线性因素.同时,针对传统输出级带宽不足与摆幅过小的问题,设计了有源电感负载的f_(t)倍频器结构,在实现同等增益下更高电路带宽的同时,突破传统输出级设计中输出摆幅与阻抗匹配之间的矛盾.后仿真结果表明,在电源电压3.3 V、输入信号为两路100 mV的25 Gb/s NRZ信号的条件下,所设计的两路高速NRZ通道可实现约18.3 dB的增益和19.65 GHz的带宽,带宽范围内等效输入噪声电压小于37.6 nV/√Hz.整体电路可实现50 Gb/s PAM4输出信号,输出眼图清晰,且获得了RLM为98.6%的高线性度,输出摆幅达1.5 V.