一种具有时间语义的实时处理器模型

实时嵌入式系统是安全关键设备的计算与控制核心.为了保证系统的时间行为正确,要求其软硬件具有时序确定性和可预测性.而现代计算机系统的各个抽象层次均缺乏时间语义,无法满足硬实时安全性设计要求.针对指令集体系结构层次的基础设施缺乏时间语义的问题,尝试重新定义实时嵌入式系统的指令集和微体系结构.首先,提出一种具有时间语义的实时计算机体系结构模型——实时机(real-time machine,RTM).接着,参考时间触发自动机理论,构建具有时间语义的指令集——TTI(time-triggered instruction set)作为RTM的软硬件接口,并讨论TTI的时间语义完备性问题.最后,设计并实现了实时处理单元(real-time processing unit,RPU),通过理论分析与实验结果的对照得出RPU的时序确定性.逻辑执行时间(logical execution time,LET)编程模型是学术界广泛认可的实时编程范式,通过给出在RPU上运行LET任务集的示例,说明RTM和TTI的有效性.

星载SAR实时成像处理器的FPGA实现

本文提出了一种用FPGA实现星载合成孔径雷达实时成像处理器的方法,用来实现星载SAR的CS算法(或RMA算法).该实时成像处理器由7片Xilinx公司的商业FPGA实现,其中4片作为并行的处理单元;一片为CS因子的生成单元;一片为SDRAM控制单元;一片为系统的控制单元.该系统将流水处理和并行处理相结合,从而极大的减少了处理时间.同时根据算法各运算对数据的精度要求不同,将浮点运算和定点运算结合在一块,减少了硬件开销.该系统工作在100MHz时,33秒左右能完成16k16k星载样本点的成像,并对加拿大Radarsat的雷达原始信号进行成像处理,成像质量能达到要求.

多处理器实时系统可调度性分析的UPPAAL模型

随着多处理器实时系统在安全性攸关系统中的广泛应用,保证这类系统的正确性成为一项重要的工作.可调度性是实时系统正确性的一项关键性质.它表示系统必须满足的一些时间要求.传统的可调度性分析方法结论保守或者不完备,为了避免这些方法的缺陷,提出使用模型检测的方法来实现可调度性分析.提出了一个用于多处理器实时系统可调度性分析的模板,将与系统可调度性相关的部分包括实时任务、运行平台和调度管理模块都用时间自动机建模,并使用UPPAAL验证可调度的性质是否总被满足.符号化模型检测方法被用于推断可调度性,但是由于秒表触发的近似机制,符号化模型检测方法不能用于证明系统不可调度.作为补充,统计模型检测方法被用于估算系统不可调度的概率,并在系统不可调度时生成反例.此外,在系统可调度时,通过统计模型检测方法获取一些性能相关的信息.

实时微处理器体系结构综述

实时应用已经成为嵌入式应用中一类快速崛起的典型应用。作为实时系统的核心部件,实时微处理器体系结构是微处理器领域的一个重要研究方向。与通用处理器追求最大吞吐量不同,实时处理器要求具有紧凑且可计算的最坏执行时间。传统的实时处理器往往采用较为简单的处理器结构,避免复杂结构引入执行时间的不确定性。随着实时应用对处理器性能需求越来越高,实时处理器正逐渐向多线程与多核结构发展。在多线程与多核处理器中,共享资源竞争导致实时系统的确定性变差,对实时处理器体系结构带来了更大挑战。对实时微处理器体系结构进行综述,首先从指令集、微体系结构、存储、I/O、任务调度等多个方面对传统实时处理器进行分析;然后分别对采用多线程与多核结构的高性能实时处理器展开分析;最后对几种商用实时处理器结构进行比较,总结实时处理器发展现状与未来发展趋势。

用FPGA实现星载SAR实时成像处理器的工程方法

根据星载SAR成像算法的原理,提出了一种用FPGA实现该成像处理器的有效方法。该处理器的体系结构由算法直接映射而来,同时根据算法内在的时间关系将流水处理和并行处理相结合,从而极大地减少了处理时间。根据算法各运算对数据的精度要求不同,将浮点运算和定点运算结合在一块,既满足了成像的精度要求又节省了硬件开销。该系统工作在100MHz时,33s左右能完成16k*16k星载样本点的成像,并对加拿大Radarsat的雷达原始信号进行成像处理,成像质量能达到要求。

机载SAR实时成像处理器中方位预滤波比的选取

在机载 SAR实时成像处理器中 ,方位预滤波比的选取对最终获得的方位分辨率有决定性的影响。本文首先简要介绍了方位预滤波的原理和实现 ,然后推导了最佳预滤波比的选取公式 ,接着分析了预滤波比选取过程中影响分辨率的两个制约因素 。

FY-4闪电成像仪实时事件处理器(RTEP)的FPGA设计研究

闪电是中尺度,特别是中-γ尺度天气系统研究的有力工具。闪电成像仪主要利用4种方法 组合来实现闪电信号的增强与探测。这4种方法是:光谱滤波、空间滤波、时间滤波、帧-帧背景去除。实时 事件处理器(RTEP)是实现帧一帧背景去除的最为有效的手段,它是提取闪电信号的重要途径。实时事件处 理器是一个实时数字信号处理系统,在2ms的时间内要完成12 bit量化的512×512个像素的信号数据处理, 探测出闪电信号。文章论述了实时事件处理器RTEP的必要性,实现原理,以及FPGA实现方案。

基于实时多处理器操作系统内核的视频终端研究

介绍一种基于实时多处理器操作系统内核的视频终端设计,其中主要介绍了终端的系统结构和基于实时多处理器操作系统内核下本系统的关键编程技术。

一种新的实时通用视频处理器的设计

实时通用视频处理器是图像处理系统的核心，协调实时通用视频处理器的A/D、DSP、D／A三者的时序，使DSP有更多的时间处理图像数据是设计的关键。在分析国内外文献中提出的逆程和正程工作方式下的视频处理器原理和结构后，又提出一种新的全程工作方式的视频处理器设计方案，并对三种工作方式的电路及工作原理进行了比较。

一种实时Java处理器‘区域’内存实现模型

Java实时规范(RTSJ)提出的‘区域’内存(ScopedMemory)既避免了垃圾回收对系统实时性的影响,又能充分利用内存空间,引起了众多研究人员的重视.本文讨论了‘区域’内存的实现及影响最坏情况下执行时间(WCET)的因素,并提出一种针对嵌入式实时Java处理器的‘区域’内存实现模型.该模型中非实时处理在字节码被执行之前完成,消除了运行时管理‘区域’内存对WCET的影响,在简化处理器实现的同时保证了运行时WCET的可预测性.

用ADSP21062高速信号处理系统实现机载SAR实时成像处理器的方位向处理

机载SAR实时成像处理器可以在载机飞行的同时获得高分辨率的SAR图像,对于实时监测、军事侦察等应用具有重要意义。实时成像处理器就是用高速数字信号处理系统来实时地实现SAR的成像算法。该文介绍SAR实时成像处理器方位向处理部分的研制,该部分采用了自行开发的、基于ADSP21062的高速信号处理系统,8片ADSP21062被安排在4个并行处理通道中,具有960MFLOPS的峰值处理速度,优化的软件设计保证了硬件资源的利用效率。仿真测试和外场实验证明了该系统的设计是成功的。该文对方位向处理部分的实现原理、硬件结构、软件设计进行了详细介绍。

一种高效的实时多处理器系统的资源回收算法

实时多处理器系统中,为了更好地利用资源,常常采用资源回收算法。在分析了已有资源回收算法的优缺点的基础上,提出了一种高效的实时多处理器的资源回收算法———可倒置法。可倒置法允许只存在资源冲实的任务,在不会引起运行时间异常的情况下,出现执行顺序倒置。实验结果表明改进的限制向量法要由于已有的资源回收算法。

多处理器并行EDPF优化实时调度算法

实时多处理器系统的任务调度问题始终都是一个重要课题。针对该系统须保证任务截止期和有效性的特点,提出了一种并行EDPF(Earliest Deadline and Processing Time First)优化调度算法。该算法适用于可并行任务,并在考虑到了任务集的截止期和资源因素基础上,加入了运行时间因素,达到了减少调度返回次数以及提高有效性的目的。最后通过大量的仿真,分析了一些必要参数对调度成功率的影响,并通过比较证明了该算法明显优于Myopic算法。

采用可编程器件的合成孔径雷达实时成像处理器方位预处理电路的设计与实现

该文讨论了在合成孔径雷达实时成像处理器中,采用子孔径带通滤波成像处理方法的方位预处理的设计,构造了一种用大规模可编程逻辑器件实现方位预处理的电路结构。文中给出了电路应用和实现结果。可以看到,该电路设计具有较高的运算效率、集成度、灵活性与可扩展性。

高性能信号实时采集处理器

介绍高性能信号实时采集处理器各部分硬件的组成原理、软件的流程框图和部分程序清单。由于设计时充分考虑了通用性和可扩充性 ,本装置可用于多种信号的实时采集与处理。此外 ,对数字信号处理器TMS3 2 0C2 5芯片等也作了必要的说明。

探地雷达信号实时显示处理器的开发研制

本文介绍了探地雷达信号实时显示处理器的硬件设计及软件开发．以ＭＣＳ－５１单片机为ＣＰＵ的智能处理器，完成地下目标雷达回波信号的Ａ／Ｄ转换、暂存、处理、传输及Ｄ／Ａ转换，利用示波器实时显示地下目标结构的变化。

基于RTLinux构建机载SAR实时成像处理器嵌入式控制系统

面向地学处理的机载SAR实时成像处理器由一组连接在工业总线上的数据处理板和一个嵌入式主控子系统构成 ,成像处理器的总体设计对主控系统的实时性、稳定性及可扩展性提出了严格的要求 比较了传统的嵌入式工业控制系统的设计方法 ,设计并实现一个基于廉价的PC与RTLinux的主控系统 ,分析了主控系统的两个重点 :DSP宿主环境和RTLinux下的混合任务集 ,并通过给出一个RTLinux与Linux调度精度和误差的对比试验及其结果 。

雷达风廓线仪实时信号处理器的实现

为进一步提高风廓线仪信号处理器的测量速度和精度,通过使用高精度的ADC以及高处理能力的TMS320C6X系列DSP,并结合针对所用硬件的汇编语言与C语言的混合编程技术,提出了一种能够实时处理信号的软硬件解决方法。简述了雷达风廓线仪的测风原理,着重说明了高速实时信号处理器的关键技术以及实现方法。实测结果证实了该方法的可行性和正确性。

DSP多处理器的实时数据共享三余度伺服系统余度管理

基于TI公司DSP芯片TMS320F28335设计了一种多处理器实时数据共享三余度伺服系统,首先搭建了基于McBSP通信总线的子控制器两两交互通信平台,实现了三余度伺服系统数据共享和信息交互,接着提出了双交互比电流均衡法,实现了三通道间的电流均衡严格同步,解决了余度伺服系统力矩纷争的技术难题,最后重点攻克了控制律用信号表决余度管理,实现三余度伺服故障监测及隔离、余度降级故障平滑切换的技术难题,使伺服系统的实时性和可靠性得到最大程度的提高。

机载SAR实时成像处理器方位向处理及DSP实现

介绍了基于距离-多普勒算法的成像处理器方位向处理,并针对机载合成孔径雷达(SAR)实时成像探讨了采用DSP并行计算技术实现方位压缩的原理和结果.