嵌入式处理器自定义指令迭代识别方法仿真

嵌入式系统中的硬件资源是有限的,并且自定义指令和原始指令之间可能存在冲突,导致指令代码识别精准度降低、运行功耗较高。为此,提出嵌入式处理器自定义指令迭代低功耗识别方法。对嵌入式处理器的指令代码展开可视化处理,将指令图像输入卷积神经网络中,检测指令代码中存在的恶意代码,采用开源编译器将代码转变为控制数据流图,枚举并选择子图,通过代码转换完成嵌入式处理器自定义指令识别。仿真结果表明,所提方法的恶意代码检测精度高、代码识别准确率高,始终保持在70%以上,平均能耗仅为89J。

一种基于RISC-V架构的高性能嵌入式处理器设计

开源指令集RISC-V为物联网和嵌入式领域的处理器提供了强大的动力,本文针对一些具有高性能、小面积、低功耗需求的场景,设计了一种基于RISC-V指令集架构的高性能嵌入式处理器核.处理器核的代号为FRV232,采用单取指,单发射,乱序执行技术,支持RV32I基础指令集和M扩展指令集,以较低的面积实现了较高的性能.本文开发了专门用于验证FRV232核心的功能模型,功能验证阶段使用验证软件Modelsim和功能模型对处理器核心进行了完整的验证,并利用该处理器核心在FPGA上实现了基础的原型系统,使用Vivado统计了该处理器核所需的芯片面积.经过测试,FRV232在FPGA上能够稳定运行在100MHz,在该主频下,Dhrystone的性能跑分可以达到1.73DMPS/MHz.

一款高可靠嵌入式处理器芯片的设计

基于申威自主指令系统设计开发了一款高可靠性、高性能嵌入式处理器芯片。该处理器采用SoC技术和AMBA总线架构,片上集成自主研发的申威第3代64位高性能处理器核心Core3,以及PCIe2.0、USB2.0等多种标准I/O接口,基于国内成熟工艺开发,片上集成2.5亿晶体管,在-55℃~125℃宽温下的核心工作频率达到800 MHz,双精度浮点峰值性能为3.2 GFlops,全片峰值功耗小于3.2 W。详细介绍了该处理器为了实现高可靠性、低功耗和高性能等设计目标,在芯片结构设计、可靠性设计、低功耗设计和物理实现方面所采取的技术方法和手段,并给出了芯片频率、功耗和成品率等主要技术指标的测试结果。该处理器已在多个信息设备领域得到了应用,并取得了较好的社会效益。

基于嵌入式处理器的电磁调控采煤机的控制系统设计

基于电磁调控采煤机的控制系统结构,对控制系统的整体硬件功能进行分析阐述,并以此为基础,分别从控制系统功能模块硬件电路设计和软件程序设计两个角度对基于嵌入式处理器的电磁调控采煤机的控制系统进行设计说明,旨在保障电磁调控采煤机控制系统设计的科学性和有效性。

嵌入式系统的核心--嵌入式处理器的分类与选型

根据处理器的用途对嵌入式处理器进行了分类;根据嵌入式系统设计的差异性介绍了嵌入式处理器的选型.

基于嵌入式处理器的研究

嵌入式系统主要应用在一些特定的专用设备上,通常情况下这些设备的硬件资源非常有限,如处理器、存储器等,而且对成本非常敏感,有时还对实时响应要求很高。嵌入式微处理器的基础是通用计算机的CPU,是嵌入式的核心。在应用中,嵌入式微处理器具有体积小、质量轻、成本低、可靠性等优点。了解嵌入式处理器的特点、发展前景、评估方法、选择方法,对嵌入式开发有极其重要的意义。

浅谈嵌入式处理器体系结构

嵌入式系统一般指非PC系统,它包括硬件和软件两部分。其中嵌入式处理器是嵌入式系统硬件的核心。详细介绍了流行的嵌入式处理器体系结构及性能,分析了嵌入式处理器对嵌入式系统性能的影响及发展趋势。

应用于低功耗嵌入式处理器的功耗动态管理策略设计

为了降低嵌入式应用系统的功耗和成本,设计实现了一种应用于低功耗嵌入式处理器的功耗动态管理策略.该功耗动态管理策略包括多工作模式切换、动态频率调节、动态电压调节和快速可变的电压供给单元全集成,在满足功能和性能要求的基础上,根据处理器执行任务的需求变化,切换处理器的工作模式,动态调节工作频率与工作电压,降低功耗;快速可变的电压供给单元也集成于处理器中,支持工作电压的实时快速调节,降低系统成本.基于嵌入式应用系统样机的验证结果表明,应用系统执行不同的进程任务时,功耗均有效下降.在嵌入式应用系统中采用该功耗动态管理策略,能够有效降低系统的功耗与成本.

从ARM体系看嵌入式处理器的发展

文章介绍了ARM体系的发展历史,它的指令集特点,程序模型和利用ARM体系处理器的软件开发和硬件调试过程。同时从ARM体系,我们也可以看到RISC在嵌入式处理器领域的优势所在,以及它们将来必然在SOC(系统芯片)中获得广泛应用。

基于嵌入式处理器软核的DVB-S基带处理系统

完整地给出了一种利用SoPC策略在大规模FPGA上实现高度集成的DVB-S前端基带处理系统的SoC实现。从系统模型设计入手,综合运用了集成电路和SoC设计手段设计验证了基带处理IP,并整合了嵌入式处理器(Nios)软核及其应用程序,极大地提高了系统性能并降低了总体成本。还提出了基于混合层次仿真的设计验证方法。

嵌入式处理器中降低Cache缺失代价设计方法研究

以龙芯1号处理器为研究对象,探讨了嵌入式处理器中降低Cache缺失代价的设计方法.通过分析处理器的结构特征,本文实现了在关键字优先基础上一次缺失下命中的非阻塞数据Cache,可以将处理器平均性能提高3.9%.同时利用局部性原理,在关键字优先非阻塞数据Cache的基础上,本文提出了一种类非阻塞的指令Cache设计方法,可以降低指令Cache的缺失代价,以较小的实现代价进一步将处理器平均性能提高7.7%.通过本文的工作,可以同时降低指令Cache和数据Cache的缺失代价,处理器的平均性能提高了11.6%.

片上trace:嵌入式处理器的有效调试和优化技术

片上trace技术弥补了传统调试方法的不足,可以实现对嵌入式软件的非入侵调试。首先分析了当前主流调试方法的不足,论述了trace与断点调试方法互为补充的关系,而后介绍了YHFT系列DSP的片上trace系统TraceDo的功能与结构,并解释了路径trace的原理和工作过程,最后讨论了片上trace的应用。

基于FPGA内嵌入式处理器的二维脉冲压缩

设计一个利用现场可编程门阵列(FPGA)内部MicroBlaze嵌入式处理器为核心控制单元的二维脉冲压缩处理系统。根据FPGA内部不同的资源配置情况,提出2种脉冲压缩处理模块的实现结构,利用FPGA实现DDR SDRAM控制器,采用矩阵分块线性映射的方法实现高效的数据矩阵转置处理。通过模拟一个简单的合成孔径雷达成像处理过程,证明该系统的有效性。

采用嵌入式处理器与可编程逻辑阵列的分布式圆机控制系统设计

为提高国产高档针织圆机的控制技术,针对现有圆机控制系统因采用集中式控制方式而存在系统扩展性较差,稳定性不够,控制对象复杂多样等问题,采用集中管理分散控制的分布式层次化结构体系,运用嵌入式控制技术,使用模块化电路设计方法,开发了一种基于嵌入式处理器STM32与可编程逻辑阵列(FPGA)的分布式圆机控制系统。实际应用表明,该系统不仅实现了圆机控制系统的所有功能,而且具有系统稳定性高,可扩展性好,控制容易等特点,从而极大地提高了控制系统的实时性。

一种嵌入式处理器的动态可重构Cache设计

一般的处理器芯片都有片上高速缓存Cache,它一般是由固定大小的一级Cache(L1)和二级Cache(L2)构成,文章介绍了一种在嵌入式处理器设计中实现的动态可重构Cache。动态可重构Cache的思想最早是罗彻斯特大学(UniversityofRochester)的学者在他们的一篇关于存储层次的论文1中提出的,当时主要是针对高性能的超标量通用处理器。在此嵌入式处理器设计过程中,笔者创造性地继承了这一思想。通过增加少量硬件以及编译器的配合,在嵌入式处理器中L1Cache和L2Cache总体大小不变的情况下,L1Cache和L2Cache的大小可以根据具体的应用程序动态配置。通过对高速缓存的动态配置,不仅可以有效地提高Cache的命中率,还能够有效降低处理器的功耗。

国产嵌入式处理器发展综述

处理器技术直接推动着嵌入式计算机的发展。从指令集架构和指令集位数,介绍了CISC和RISC两类指令集架构的特点和典型代表。描述了ARM、MIPS、RISC V架构国内主要嵌入式处理器厂家的发展规划和产品型谱。结合嵌入式应用需求,对主要的处理器进行了详细介绍,选择典型的嵌入式处理器进行了对比测试。对国产嵌入式处理器指令集架构、处理器产品发展进行了简要分析。方法可以指导国产嵌入式处理器的选型,为嵌入式计算机的设计提供参考。

嵌入式处理器中分支目标缓冲器的研究与设计

针对嵌入式应用的特点,设计了一种基于RAM比较TAG的分支目标缓冲器(BTB),并通过硬件模拟方法(BTB控制逻辑用RTL实现,存储体用定制逻辑实现)研究BTB结构参数对BTB的性能、能耗以及对整个处理器系统的性能和能耗的影响,根据仿真结果选取应用于嵌入式处理器的最优BTB结构参数.根据该参数,进一步设计基于CAM比较TAG的BTB,经SPEC2000评测,相对于基于RAM比较TAG的BTB,基于CAM比较TAG的BTB可使功耗降低37.17%.

嵌入式处理器中SDRAM控制器的指令FIFO设计及优化

本文提出了SDRAM预取FIFO的设计,充分利用SDRAM的流水特性,提高无Cache嵌入式处理器性能。通过软件指令静态分析和软件模拟两种分析方法,评估预取逻辑的深度,得到最优化的设计。基于Drystone基准程序的测试表明,本文提出的指令FIFO可以将处理器的性能提高约50%。

基于存储技术的高速嵌入式处理器的设计与实现

SoPC(片上可编程系统,System on a Programmable Chip)在嵌入式系统中有着广泛的应用,通常用FPGA(现场可编程门阵列,Field Programmable Gate Array)实现.一类嵌入式处理器,例如小波变换处理器、压缩和解压缩处理器、FFT处理器,都可以采用基于存储技术的设计方法.FPGA的片内存储资源相对较少,如何有效地利用FPGA的片内存储资源实现高速的嵌入式处理器成为需要研究的问题.文中以FFT处理器为例说明这种方法的有效性,通过采用一种地址映射调度策略和两种无冲突操作数地址映射方式,减少了所使用的FPGA片内存储资源,提高了处理速度.该FFT处理器在实际系统中起到了关键作用.

基于多嵌入式处理器实现的牵引理疗系统

介绍一种基于包括单片机、ARM等多个嵌入式处理器实现的用于腰椎牵引的智能物理治疗系统。阐述了该系统的主要功能与组成,分析了系统软、硬件的设计,并指出在复杂的嵌入式系统中采用多个嵌入式处理器可获得高可靠性,是一种很好的解决方案。