AES抗差分功耗分析高效门限实现

针对AES门限实现结构中存在流水线等待而导致加密效率低的问题,提出一种AES高效门限实现方案.S盒门限实现的流水线级数以及流水线等待严重影响AES门限实现的加密效率.采用Native-AES结构,合并S盒线性映射阶段到状态寄存器中完成,引入面向域掩码共3种方法,设计实现了流水线级数仅为3,随机数消耗仅为32bit的2输入共享的S盒门限实现方案.优化调度AES门限实现的加密顺序,降低S盒输入空闲时间到0,从而避免了流水线等待,提高了门限AES的加密吞吐率.实验结果表明,所提出的门限AES完成一次加密仅需179个时钟周期,较目前已提出AES门限实现方案加密吞吐率提高约22%以上.经t检验,所提出的AES高效门限实现具备抗一阶差分功耗分析能力.

DES差分功耗分析攻击设计与实现

针对DES(Data Encryption Standard)加密电路,采用了差分功耗分析(Differential Power Analysis,DPA)攻击方式进行解密.该方法是一种典型的功耗类型旁路攻击方式(Side Channel Attacks,SCA),其理论基础为集成电路(ICs)中基本单元CMOS逻辑门在实现加密算法时的物理特征、功耗模型及数据功耗相关特性.结合具体电路,介绍了针对DES加密系统进行的差分功耗分析攻击的设计与实现.目前,实验已经成功地破解了DES加密算法中56位有效密钥中的48位,逐步逼进了最终破解目标.这一结果至少已经表明,由于集成电路功耗等物理信号的泄漏及其在处理不同数据时功耗的差别,未加防护措施的DES加密系统终将难以抵御差分功耗分析的攻击.

SMS4密码算法的差分功耗分析攻击研究

SMS4算法是用于无线局域网产品的分组密码算法,本文研究对SMS4密码算法的差分功耗分析攻击方法.通过对算法结构的分析,结合差分功耗分析技术的原理,提出一种面向轮密钥字节的攻击方法.在利用该方法获取最后四轮轮密钥的基础上,即可进一步推算出128bit加密密钥.仿真实验结果证明,该攻击方法对SMS4轮运算有效可行,SMS4算法对差分功耗分析攻击是脆弱的,密码硬件设备需要对此类攻击进行防护.

DES密码电路的抗差分功耗分析设计

提出一种互补结构的寄存器电路设计方案,用于减小DES加密电路的差分功率信号,防御差分功耗分析.提出了一种误导攻击者的干扰电路,在保证加密电路安全等级的前提下,大幅度降低了电路的硬件开销.为节约成本与缩短设计周期,文中使用了一套高效的抗攻击电路的设计流程.

密码系统差分功耗分析攻击及功耗模型

为了证明密码系统运行时功耗泄漏包含系统密码信息,分析了静态互补金属氧化物半导体(CMOS)门数据功耗相关性,通过对AT89C52单片机实现的数据加密标准(DES)密码系统进行差分功耗分析(DPA)攻击,在64 h内获得了DES第16轮加密的48 bit密钥.攻击结果表明:AT89C52中静态CMOS门状态由0到1和由1到0翻转电能消耗不同,静态CMOS门不同位置的负载电容之间存在差异.提出了寄存器负载电容充电功耗模型,解释了攻击现象,明确了DPA攻击的物理基础,为密码系统实施相关防护措施提供了依据.

防御差分功耗分析攻击技术研究

差分功耗分析(DPA)攻击依赖于密码芯片在执行加密/解密过程中功耗与数据及指令的相关性,利用统计学等方法对收集到的功耗曲线进行分析,盗取关键信息,对密码芯片的安全性构成极大威胁。防御DPA攻击技术的开发与研究,已经成为信息安全领域的迫切需求。该文在归纳DPA攻击原理的基础上,对主流防御DPA攻击技术的理论与设计方法进行概述与分析,指出防御DPA前沿技术的研究进展。重点讨论防御DPA攻击技术的原理、算法流程和电路实现,包括随机掩码技术、功耗隐藏技术、功耗扰乱技术等等,并详细分析这些技术存在的优缺点。最后,对该领域潜在的研究方向与研究热点进行探讨。

差分功耗分析单片机DES加密实现的旁路攻击

在研究DPA的原理和方法、分析CMOS芯片工作时功率消耗原理的基础上，完成了对DES加密算法的DPA攻击的仿真实现，并对运行在AT89C52单片机上的DES加密程序进行DPA攻击实验，在10^6个明文样本的条件下，成功获得了DES第16轮加密的48位密钥。在验证仿真方法正确性的同时进一步证明了DES加密实现面对DPA攻击的脆弱性。

DES差分功耗分析研究及仿真实现

在分析CMOS芯片工作时功率消耗原理的基础上,提出一种简洁高效的功耗模型,设计一种针对DES加密算法的差分功耗攻击方案,并在自主开发的功耗分析仿真器上完成破解DES加密算法中的48位子密钥,结果表明未加防护的DES加密系统存在安全隐患,该仿真器亦为功耗攻击方法及抗功耗攻击的研究提供一种简洁、直观、快速、有效的评估平台,最后对抗功耗攻击方法进行分析。

基于FPGA平台的电路级抗差分功耗分析研究

研究DPA攻击方法以及相应的电路级防护技术,提出在FPGA(现场可编程门阵列)上实现WDDL的设计方法以及适用于FPGA的对称布线技术,随后在FPGA平台上实现一个4位加法器并进行功耗分析。实验结果表明,WDDL电路的功耗波动比普通电路有较明显的下降。WDDL结构以一定的芯片面积为代价,可有效降低FPGA功耗与数据的相关性,具有较好的抗DPA(差分功耗分析)攻击性能。

基于虚拟仪器的差分功耗分析攻击平台

差分功耗分析攻击利用嵌入式加密系统功耗泄漏信号来获取加密系统密钥,将穷举问题转化为数据采集、处理问题。在对DES加密嵌入式系统攻击实验中,基于虚拟仪器的差分功耗分析平台令差分功耗分析攻击的数据采集过程由虚拟仪器应用程序控制进行,而后再对采集的功耗进行分析,能够快速、准确地找到加密系统密钥。较传统的穷举攻击而言,减少了消耗的时间和成本。

一种带掩码AES算法的高阶差分功耗分析攻击方案

鉴于能量分析攻击对密码芯片安全性的严重威胁,对掩码技术进行研究,提出一种通过使用预处理函数对固定值掩码进行攻击的高阶差分功耗分析(HODPA)方案。利用功耗曲线上2个信息点的联合分布绕过掩码对加密系统的保护。开发以MEGA16单片机为核心的侧信道攻击平台,并在该平台上进行实验验证,结果表明,在不明确掩码具体数值的情况下,一阶DPA无法恢复出正确密钥,HODPA方案仅需约500条功耗曲线即可得到正确密钥,且正误密钥之间区分度高,具有较强的实用性。

AES密码电路抗差分功耗分析设计

针对差分功耗分析(DPA)攻击的原理及特点,分析了高级加密标准(AES)的DPA攻击弱点,采用掩盖(Masking)的方法分别对AES算法中字节代换部分(SubBytes)及密钥扩展部分进行了掩盖,在此基础上完成了AES抵御DPA攻击的FPGA硬件电路设计。通过对该AES的FPGA电路的差分功耗攻击实验验证,该方法能够很好地抵抗DPA攻击。

一种防御差分功耗分析的ECC同种映射模型

现有的公钥密码研究大多是以增加椭圆曲线密码体制(ECC)的冗余操作来抵御差分功耗分析(DPA)攻击,但会降低ECC的运行效率,从而影响ECC在运算环境受限的密码设备中的使用。为此,以增强ECC的功耗安全和提高计算效率为目标,基于椭圆曲线同种映射理论,建立椭圆曲线等价变换模型,并设计一种能防御DPA攻击ECC的安全方法,通过变换椭圆曲线点乘运算的表现形式,消除点乘运算与泄漏的功耗信息的相关性,从而防御DPA攻击ECC。效率及安全性评估结果表明,该方法没有增加ECC的额外计算开销,且能够防御DPA攻击。

数据加密标准密码系统差分功耗分析攻击

为揭示密码系统运行时功耗所导致的信息泄漏,分析了静态CMOS门数据功耗相关性,介绍了以AT89C52单片机实现的数据加密标准(DES)密码系统为目标的差分功耗分析(DPA)攻击的设计与实现。提出了寄存器中静态CMOS门功耗模型,解释了DPA中选择函数D是如何将功耗曲线分入两个具有不同功耗特征的集合,使得由数据推断功耗和由功耗推断数据的思路更加清晰。DPA攻击获得了DES第16轮加密的48位子密钥。由此可知由于CMOS门数据功耗相关性,未加防护措施的DES密码系统终将难以抵御DPA的攻击。

IC卡芯片DES加密差分功耗分析方法

针对IC卡芯片在数据加密标准(DES)加密运算过程中的功耗泄露问题,利用IC卡芯片的旁路功耗攻击方法,分析IC卡芯片在加密工作时的功率消耗特性,采用基于S盒输出的功耗区分函数,提出一种新的差分功耗分析(DPA)和相关性分析方法。通过Inspector平台对某款IC卡芯片的DES加密运算进行DPA攻击测试,破解DES加密密钥,结果验证了该方法的正确性。

DES加密实现的差分功耗分析仿真

根据CMOS器件工作时产生功耗泄漏的机理以及功耗模型，建立了DES加密过程的DPA仿真模型与仿真平台，利用这个仿真平台，在没有复杂测试设备与测试手段的情况下，分析了DES加密实现在面临DPA攻击时的脆弱性。

改进的差分功耗分析及其在DES中的应用

智能卡中加密硬件设计存在很高的操作并发性,单个时钟周期内就会完成多个加密的关键操作(S box查表),造成了差分功耗分析(DPA:Differential Power Analysis)很难有明显的差分效果。为了在差分功耗分析时滤除不相关的S box查表所造成的噪声,结合选择明文的攻击方法对差分功耗攻击进行改进,使攻击过程中多个S box中仅有1个S box输入变化,并对硬件实现的DES(Data Encryption Standard)加密卡进行了攻击。试验结果表明,改进的差分功耗分析方法对硬件DES加密攻击的相关度比普通差分功耗攻击提高150%以上。

基于SABL的防御差分功耗分析移位寄存器设计

通过对传统移位寄存器原理和灵敏放大型逻辑(Sense Amplifier Based Logic,SABL)电路的研究,提出一种能够防御差分功耗分析的移位寄存器设计方案。该方案首先采用主从触发的方式,设计基于SABL电路的清零置位D触发器;然后利用该触发器与SABL逻辑门实现多位移位寄存器电路。Spectre仿真验证表明,所设计的移位寄存器逻辑功能正确,在多种PVT组合下NED均低于2.66%、NSD均低于0.63%,具有显著的防御差分功耗分析性能。

防止差分功耗分析的安全DES模块的MASK技术研究

针对DES加密系统中的差分功耗攻击,提出基于MASK的改进DES_DPA算法,并以此为基础设计了DES_DPA硬件。通过对DES中每轮运算中的子密钥掩码,改变运算过程中晶体管的翻转率,使得功耗曲线的特征随之改变,硬件设计只需增加两个MASK子电路即可实现DES_DPA算法。基于0.25μm库,DES_DPA模块的综合规模为1914门,最大延时为9.57ns、可工作于100MHz。

FPGA密码芯片差分功耗分析仿真研究

在分析FPGA组成结构特点的基础上,根据FPGA功耗产生的机理,提出了一种FPGA功耗模型。针对DES加密的DPA,实现了DPA仿真平台,并利用该模型和仿真平台验证了FPGA实现DES加密算法对DPA攻击的脆弱性。