基于循环冗余校验的极化码低复杂度球形译码算法

球形译码是实现极化码最大似然译码性能的有效算法。针对球形译码算法复杂度高的问题,提出了一种基于循环冗余校验固定部分比特降低极化码球形译码算法复杂度的方案。通过使用循环冗余校验码校验固定球形译码译码顺序中位置靠前的根节点,大量减少总的搜索节点,降低算法的复杂度;通过对提出算法的复杂度进行理论推导分析,获得了复杂度降低的解析式,以及编码信息位长度、固定比特长度对降低复杂度影响的关系。仿真验证表明,提出算法可以在大幅度降低球形译码算法复杂度的同时保证较好的性能。

一种新型的10G以太网并行循环冗余校验设计

现有10G以太网中的循环冗余校验(CRC)编译码器不能同时兼顾计算速度与资源占用,为此,设计一种新型的10G以太网并行CRC编译码器。编码时,通过编码预处理解决不定长字节带来的CRC编码问题,简化CRC编码电路的设计。译码时,通过译码预处理分离出以太网帧的帧校验序列(FCS)域,恢复编码预处理模块输出的数据,简化CRC校验电路的设计。在实现CRC编码校验时对传统的异或运算电路进行优化,降低运算电路门延时,提高运算速度,并能自动切换CRC编码校验方法以兼容现有以太网。实验结果表明,与其他3种方法相比,该方法占用逻辑资源少,计算速度快,可实现实时性输出,同时满足10G以太网156.25 MHz的时序要求。

无线传输中的循环冗余校验码纠错应用扩展

以国际标准CRC-CCITT循环冗余校验码为研究对象,利用近世代数多项式理论证明其奇偶校验性质、最小码距和纠正单比特错误能力.在分析无线通信系统中单比特错误帧分布的基础上,提出一种利用CRC纠正每帧单比特错误的新方案.仿真结果证明,应用CRC纠错可以改善比特误码率、帧错误率和吞吐量,特别是在原始误码率为10-3～10-5区间吞吐量有显著提高;在不改变原有无线通信系统结构的条件下提高了数据传输性能.给出了新方案的一种低复杂度的实现方法.

基于Matlab的并行循环冗余校验Verilog代码自动生成方法

在水声信号探测数据的传输过程中,现场可编程门阵列(FPGA)通过传统串行方法对长数据帧进行循环冗余校验(CRC)时无法达到速度要求,而更快速的并行校验方法存在因编程复杂带来的实际工程应用困难问题。为了满足传输对校验速度的需求,降低编程难度和缩短编程时间,设计了一种借助Matlab对任意长度数据帧自动编写并行CRC程序语句的方法。该计算方法基于矩阵法数学原理,借助Matlab完成所有数学推导计算过程,然后直接输出符合Verilog HDL语法规则的并行CRC校验程序语句。通过在QuartusⅡ9.0中仿真,进一步在民用拖曳声呐阵列系统上进行数据传输实验,验证了Matlab自动编程方法的有效性:校验程序的自动编写输出能在几十秒内完成,同时生成的并行CRC校验程序能在满足数据传输速度要求的情况下正确地计算出系统中传输协议定义的长数据帧的校验码。

基于Verilog的循环冗余校验(CRC)的实现

介绍了CRC的工作原理,给出了基于Verilog的可编程逻辑器件的实现方法及其仿真结果.

循环冗余校验分布式算法的理论推导及FPGA实现

循环冗余校验(CRC)算法广泛应用于测控及通信领域以提高数据传输的可靠性。传统的按位计算CRC校验值的方法不能满足高速信号处理的要求。利用FPGA查找表结构以及并行分布式运算的特点,在很大程度上可以突破处理速度上的瓶颈。本文对CRC分布式算法进行了公式推导,该方法可以衍生出针对任何阶次生成多项式以及任意处理位宽的CRC分布式算法。该算法在实际应用中获得了很高的处理速度和很好的稳定性。

快速循环冗余校验算法及其程序实现

采用模拟循环冗余编码电路的工作流程，得到由每个字符循环冗余校验值组成的参数表。对于字符组合ｍ＿１ｍ＿２…ｍ＿（ｋ－１）ｍ＿ｋ，则可设ｍ１ｍ２…ｍ＿（ｋ－１）对应的信息多项式为ｍ＿（ｋ－１）（ｘ），ｍ＿ｋ对应的信息多项式为，ｍ＿ｋ（ｘ），只须将ｍ＿（ｋ－１）（ｘ）和ｍ＿ｋ（ｘ）进行与文中ｍ＿１（ｘ）和ｍ＿２（ｘ）相对应的处理过程，可快速地得到该字符组合的循环冗余校验值。该算法比一般每次用按位运算的循环冗余校验方法要快７至８倍。本算法在使用过程中效果是明显的。

变频器通讯控制中的循环冗余校验检错原理与实现

为了解决变频器数字通信中误码率高的问题,保证通讯系统高效可靠地传输信息,本文结合变频器控制器中ModBus RTU协议设计与研究了循环冗余校验算法(CRC)。文中主要介绍了CRC的基本原理,校验规则,设计方法以及CRC算法各项参数的意义,最后给出了一套实现CRC算法的流程以及在变频器通讯控制中的应用方法。

循环冗余校验CRC的分析及硬件实现

为保证数据传输的正确性,需要对通信过程进行差错控制。循环冗余校验CRC由于编码简单、误判概率低,在通信系统中得到了广泛的应用。介绍了循环冗余校验码的基本原理,重点分析了其硬件电路的实现方法,并在此基础上用VHDL语言设计了CRC编码程序,给出了应用于通信系统中的仿真结果。

嵌入式系统CRC循环冗余校验算法设计研究

介绍了CRC循环冗余校验基本原理及生成多项式表示,分别研究了嵌入式系统CRC-8-Dallas/Maxim与CRC-16-IBM生成多项式及其硬件描述.以DS18B20器件的ROMID/Scratchpad数据校验及Modbus总线网络数据帧校验为例,通过对生成多项式及硬件描述的分析研究得出了基本比特型校验算法设计,在数学推导的基础上得出了其改进的比特型校验算法及单字节、半字节查表校验算法.为获得更高的校验速度,提出了一种基于块及多表的校验算法,比较了几种校验算法的ROM空间占用与校验处理速度.所设计的CRC校验程序为嵌入式系统数据的可靠传输提供了重要保证.

循环冗余校验(CRC)编码器设计及FPGA实现

介绍了循环冗余校验(CRC)编码器的设计及FPGA实现过程,采用原理图输入法对整个系统进行了编译和仿真,并在芯片EP1K30TC144-3中对该设计的核心部分进行了测试验证。结果表明,试验数据与理论分析结果完全相符。

基于分段循环冗余校验的极化码自适应连续取消列表译码算法

针对极化码连续取消列表(SCL)译码算法为获取较好性能而采用较多的保留路径数,导致译码复杂度较高的缺点,自适应SCL译码算法虽然在高信噪比下降低了一定的计算量,却带来了较高的译码延时。根据极化码的顺序译码结构,该文提出了一种分段循环冗余校验(CRC)与自适应选择保留路径数量相结合的SCL译码算法。仿真结果表明,与传统CRC辅助SCL译码算法、自适应SCL译码算法相比,该算法在码率R=0.5时,低信噪比下(-1dB)复杂度降低了约21.6%,在高信噪比下(3dB)复杂度降低了约64%,同时获得较好的译码性能。

无线传感器网络系统中循环冗余校验码算法分析和实现

在无线传感器网络系统中,为了保证在数据链路层建立可靠、透明的链接,同时均衡能量能量消耗与误码率的问题,可以加入足够多的冗余数据便于检测错误,从而重传数据帧。循环冗余校验(CRC)就是一种被广泛采用的错误检验编码。介绍了循环冗余校验码的差错控制原理及其在无线传感器网络数据链路层上的算法实现。

单片机通信过程中循环冗余校验的实现

本文介绍了循环冗余校验 (CRC)在MCS -5 1单片机中的实现方法。

基于循环冗余校验的动态图软件水印方案

针对动态图编码时间复杂度较高的问题,提出一种四进制编码方案,利用空间换时间的思想,通过增加两个专门用来编码系数的指针域,在空间复杂度不变的情况下,降低构造水印图的时间复杂度。同时借鉴计算机网络和数据通信的差错检验原理,提出一种基于循环冗余校验的动态图软件水印防窜改技术,实现了水印图的动态验证。实验表明,该方案提高了水印数据率,增强了水印抗攻击性,并使之具有一定的纠错能力。

基于FPGA的循环冗余校验并行实现

在数据通信中为了降低通信线路传输的误码率,需要采用高效能的差错控制方法。循环冗余校验(CRC)由于其误码检测能力强,抗干扰性能优异,在通信和测控等领域有广泛的应用。通过对CRC校验码原理的分析,研究了一种并行CRC算法并采用硬件描述语言Verilog HDL来实现。

循环冗余校验码的软件实现

阐述了循环冗余校验码 (CRC)的编码和错误检测方法 ,给出了可在通信软件中直接作用的高效的C语言CRC编码和检错函数源代码。

循环冗余校验软件在无线检测系统中的应用

采用循环冗余校验(CRC)技术,设计了CRC在上、下位机无线串行通信中的软件及数据处理流程,以解决数据无线传输过程中的误码检测问题。结果表明,系统检错能力强、耗时少,节省硬件。

基于字节查表的循环冗余校验码的软件生成算法

本文提出了基于字节查表生成循环冗余校验码（ＣＲＣ码）的三种软件算法，并对其效率进行了分析。算法具有占用存储单元少、生成ＣＲＣ码速度快的特点，适宜在单片机系统中应用。

单片机串行通信中循环冗余校验码的编码设计

本文主要阐述了循环冗余校验码的编码原理、算法,实现编码所用的程序及硬件电路。此外还对信道编码的一些信息作了一定的介绍,并给出了用单片机实现循环冗余校验码编码的全过程。