无线传输中的循环冗余校验码纠错应用扩展

以国际标准CRC-CCITT循环冗余校验码为研究对象,利用近世代数多项式理论证明其奇偶校验性质、最小码距和纠正单比特错误能力.在分析无线通信系统中单比特错误帧分布的基础上,提出一种利用CRC纠正每帧单比特错误的新方案.仿真结果证明,应用CRC纠错可以改善比特误码率、帧错误率和吞吐量,特别是在原始误码率为10-3～10-5区间吞吐量有显著提高;在不改变原有无线通信系统结构的条件下提高了数据传输性能.给出了新方案的一种低复杂度的实现方法.

无线传感器网络系统中循环冗余校验码算法分析和实现

在无线传感器网络系统中,为了保证在数据链路层建立可靠、透明的链接,同时均衡能量能量消耗与误码率的问题,可以加入足够多的冗余数据便于检测错误,从而重传数据帧。循环冗余校验(CRC)就是一种被广泛采用的错误检验编码。介绍了循环冗余校验码的差错控制原理及其在无线传感器网络数据链路层上的算法实现。

循环冗余校验码的软件实现

阐述了循环冗余校验码 (CRC)的编码和错误检测方法 ,给出了可在通信软件中直接作用的高效的C语言CRC编码和检错函数源代码。

基于字节查表的循环冗余校验码的软件生成算法

本文提出了基于字节查表生成循环冗余校验码（ＣＲＣ码）的三种软件算法，并对其效率进行了分析。算法具有占用存储单元少、生成ＣＲＣ码速度快的特点，适宜在单片机系统中应用。

单片机串行通信中循环冗余校验码的编码设计

本文主要阐述了循环冗余校验码的编码原理、算法,实现编码所用的程序及硬件电路。此外还对信道编码的一些信息作了一定的介绍,并给出了用单片机实现循环冗余校验码编码的全过程。

循环冗余校验码算法的分析及VHDL语言实现

介绍了循环冗余校验码的基本原理,重点分析了其硬件电路的实现方法,并在此基础上用VHDL语言设计了编码程序。

循环冗余校验码的单片机及CPLD实现

循环冗余码校验(CRC)是一种可靠性很高的串行数据校验方法。介绍循环冗余码校验的基本原理,并分别用单片机和CPLD作了循环冗余码校验的软件实现和硬件实现。包括汇编语言和VHDL语言源程序。

基于循环冗余校验码的差错控制分析与实现

在高速数字通信网络中,由于噪声干扰、瞬时中断等原因,导致信号在传输过程中不可避免地会产生误差.为了确保数据在传输过程中的可靠性,可在数据传输过程中引入差错控制策略来检查和纠正差错.循环冗余校验码是目前被广泛采用的错误校验编码,分析了基于循环冗余检验码的反馈重发式差错控制策略,给出了采用硬件和软件分别实现循环冗余校验的可靠途径.

基于只读存储器硬件产生循环冗余校验码

介绍了只读存储器在电路设计中的特殊使用 。

CRC循环冗余校验码并行算法的FPGA实现

CRC循环冗余校验是数字数据通信中最常用的差错控制编码方法之一。在多种通信协议的帧结构中有一个16位或32位的FCS(FrameCheckSequence),就是利用CRC编码保证数据帧的无误传输。本文阐述了CRC循环冗余校验码基本原理,根据实际系统需要,建立了并行处理算法的数学模型,并且在FPGA芯片中实现了该并行算法。

适用于单片机的循环冗余校验码的快速算法

这里提供了一个实用的快速算法。 这一算法简单快捷，特别适用于在单片机上用用软件来实现。

基于循环冗余校验码的卫星导航电文增强纠错方案

为使用错误导航电文改善卫星导航性能,提出一种基于循环冗余校验码的增强纠错方法.使用CRC-24检错编码纠正卫星导航电文中的1 bit错误模式,利用数学分析和计算机搜索方法证明了最小码重和纠正错误能力,基于电文格式和错误比特分布模型分析了增强纠错方案对导航电文的改善,给出了一种低复杂度查表实现.以GPS CNAV电文数据为实例验证增强纠错方法的性能,结果表明导航接收机使用CRC辅助纠错可以降低导航电文的帧错误率1~2个数量级,增强纠错在不改变信号结构的条件下可改善导航数据可靠性.

通信系统中循环冗余校验码算法分析和程序实现

在通信系统中,为了保证在数据链路层建立可靠、透明的链接,可以加入足够的冗余数据便于检测错误,从而重传数据帧。循环冗余校验(CRC)就是一种被广泛采用的错误检验编码。介绍了循环冗余校验码的差错控制原理及其算法实现。

利用可重构方法指导循环冗余校验码的教学实践

针对《信息论与编码》课程的内容和特点,基于可重构方法,将验证性实验与创新性实验相结合,开发设计出了一套基于Altera公司Cyclone II EP2C70F896C6学习板的指导循环冗余校验码的教学实践平台,使抽象的理论具体化。实践表明,该实践平台操作简单方便,和学生的交互性强,能更好的激发学生的学习兴趣,增强学生的实战应用和创新能力。

异步通信中循环冗余校验码的两种生成算法

本文提出了用于异步通信传输错误校验的两种循环冗余校验码ＣＲＣ生成算法。算法基于查表，具有占用存储单元少、时间开销小的特点，适宜在单片机小系统异步通信中使用。

一种并行数据输入的循环冗余校验码算法设计

文章首先介绍了CRC的数学原理,继而讨论了一种利于硬件实现的并行数据输入CRC算法的推导方法及其实现方法。最后,采用该文提出的设计算法,使用VHDL设计并实现了CRC-6运算模块,与其它算法实现的CRC模块相比,在使用的资源增加不大的情况下,可以获得较高的性能。

基于FPGA的循环冗余校验码设计

本文主要介绍了循环冗余校验码的模块设计及其基本原理,并利用Verilog HDL设计循环冗余校验码,给出了基于FPGA的可编程逻辑器件的实现方法及其仿真结果.同时阐述了循环冗余校验码的应用前景。

基于FPGA循环冗余校验码系统设计

针对数字通信系统信号在传输过程中产生误码问题,该文提出了基于FPGA循环冗余校验码的系统。利用硬件描述语言VHDL设计实现了循环冗余校验码的生成和校验过程,通过硬件平台Quartus II软件对CRC生成与校验的仿真验证,完成整个校验系统的设计,通过测试:系统提高了通信质量,缩短了设计周期,降低了通信中的误码率保证了数据的正确性和完整性,提高了数据通信的可靠性,有一定的工程应用价值。

基于智能卡标准的循环冗余校验码的研究与实现

分析了国内外智能卡应用中CRC校验方法的异同,深入研究了智能卡标准及CRC生成多项式,并把CRC的两种计算类型融合在一起,结合智能卡标准中CRC校验的特点提出了一种新的CRC计算模块的硬件实现方法.根据此方法完成了一种CRC计算模块的硬件设计,对设计进行了RTL仿真验证,通过了FPGA验证,并实施了投片.该芯片已经通过流片测试,结果表明模块功能和性能达到设计指标,性能良好.

基于循环冗余校验的极化码低复杂度球形译码算法

球形译码是实现极化码最大似然译码性能的有效算法。针对球形译码算法复杂度高的问题,提出了一种基于循环冗余校验固定部分比特降低极化码球形译码算法复杂度的方案。通过使用循环冗余校验码校验固定球形译码译码顺序中位置靠前的根节点,大量减少总的搜索节点,降低算法的复杂度;通过对提出算法的复杂度进行理论推导分析,获得了复杂度降低的解析式,以及编码信息位长度、固定比特长度对降低复杂度影响的关系。仿真验证表明,提出算法可以在大幅度降低球形译码算法复杂度的同时保证较好的性能。