总线功能模型在集成电路功能验证中的设计和应用

随着集成电路的设计规模不断增大,功能验证逐渐成为整个设计过程中的瓶颈。文章在对传统的验证方法进行分析的基础上,介绍了使用总线功能模型的验证方法,并对总线功能模型设计的策略和方法进行了探讨。

基于总线功能模型的SoC仿真加速技术

SoC是IC设计的发展趋势,而随着SoC的日趋复杂,对系统仿真带来了越来越艰巨的挑战,基于EDA厂商提供的传统仿真环境已经不能充分满足SoC的开发需求,针对此问题提出了基于总线功能模型的仿真加速策略,测试结果表明,提出的技术策略可获得45%的仿真性能提升。

基于总线功能模型的全系统FPGA验证环境设计

为了解决发动机控制领域中可编程门阵列设计复杂性日益增长而导致的验证困难问题,提出了1种FPGA的全系统验证方案,用以实现全面高效的功能验证。根据控制系统设计方案,对照控制器电路结构进行验证平台的搭建,通过基于总线功能模型的方法对系统中FPGA所控制的外设进行建模,并在验证平台中进行与电路完全一致的连接。按照系统测试计划编制测试用例对全系统进行模拟仿真。测试结果表明:全系统FPGA的验证能够模拟控制器实际运行状态,提升了验证层次与效率,对发动机数控系统的设计质量提升有显著作用。

具有自动加载功能的SPI总线控制器设计与验证

本文结合设计需求,提出了一种SPI主模式的接口电路设计,使其可以在多种SPI传输模式下进行数据的传输,且针对实时信息处理占用时间较长的不足,采取信息自动加载方法,有效降低了处理器占用时间。设计并搭建仿真验证平台对其进行验证。仿真测试结果表明,该SPI总线接口电路满足实际应用需求。

总线事务级验证模型仿真性能研究

系统芯片的功能验证一直是芯片设计中最具挑战性的部分。基于事务的验证方法学被用来解决功能验证中的困难。该方法学通过提高验证的抽象层次来降低验证复杂度。但同时也对使用该方法学构建的验证平台组件可重用性有了更高的要求。其中总线功能模型可以在验证中模拟设计中的其他模块,是构建验证平台的重要组件。本文在方法学的基础上,讨论了两种类型的总线功能模型,并给出了verilog硬件描述语言的实现模型,最后通过实验比较了两种总线功能模型的仿真性能。

基于UVM的AXI4总线自验证平台设计

基于通用验证方法学(Universal Verification Methodology, UVM)搭建了可用于AXI4总线协议的验证平台,该验证环境针对基于AMBA总线的AXI4 IP功能的验证需求搭建。该验证平台结合通用功能组件设计总线功能模型,设置受约束的随机激励与定向测试,构造不同的测试用例,完成验证结果的自动校验,提高了验证效率和平台的可移植性。在AXI4多主多从的互联结构下,对乱序传输、突发传输以及混合交叉读写类型等进行充分验证。验证进度可从仿真日志、覆盖率指标以及波形图直观判断,搭建的验证平台完成了AXI4总线的验证任务。

IP可重用的AMBA AXI总线验证平台设计与实现

总线结构和互联是SoC设计的核心,因此基于总线的验证成为SoC功能验证的重点和难点。针对AMBA AXI总线的特点以及验证平台可重用性的要求,提出了一种基于IP可重用的、层次化的AMBAAXI总线协议的验证架构,并给出了该架构下激励生成、自检测及覆盖率分析机制。实验结果表明,该架构适用于各种基于AXI总线结构的IP和SoC的验证,能达到较理想的覆盖率,并且具有很好的收敛性。

SoC总线测试平台的设计实现

针对SoC总线功能测试时,动态验证技术的测试平台复杂性高、效率较低的问题,提出了基于事务的测试方法。在测试中将引脚级提升到一个指定的较高的抽象层次,降低了测试复杂性;通过定义总线任务和总线功能模型分别作为测试对象SoC总线本身和挂接在总线上的主从设备的抽象描述,提高了测试平台的重用性。建立了基于逻辑仿真动态验证技术的测试平台,设计了总线任务、总线功能模型,并对自主开发的AMBA总线模块进行了测试。

一种多处理器总线接口部件的验证环境的搭建

设计和验证周期的不断紧缩,给芯片验证工作者带来了很大的挑战;为了提高验证效率,对芯片的验证方法和验证环境的搭建进行了深入地研究;以"龙腾R2"微处理器总线接口部件为例,详细阐述一种面向对象的功能覆盖率反馈以及自检查验证环境的搭建流程;实验表明,改进后的验证环境在验证效率以及功能点覆盖面方面都明显优于改进前的验证环境。

八通道多协议串行通信控制器的功能验证

超大规模集成电路芯片的验证是一项复杂的任务,占据了整个芯片设计工作量的70%。实现了一款八通道多协议串行通信控制器芯片的功能验证,介绍了基于总线功能模型验证平台的建立方法,并根据此芯片的设计特点,研究了该芯片的验证策略,设计了验证平台,同时完成了芯片的后仿真和样片测试。实践证明,该验证策略具有较高的功能覆盖率,验证平台具有较好的复用性,对同类具有复杂通信协议电路的功能验证有一定的参考价值。

基于ARM核的片上可编程系统的功能验证

介绍了一种快速准确的片上系统验证方法。这种方法改善了针对当今高性能的系统设计的验证过程,从而减少了开发整个系统所需要的成本。

通用PCI目标控制器的设计与实现

在研究PCI总线规范的基础上,完成PCI目标控制器的功能描述和验证,从整体设计、数据通路和控制路径的建立上阐述对目标控制器的设计,实现了FIFO型数据接口和寄存器型数据接口,以满足通用性。使用总线功能模型完成对PCI目标控制器的功能验证,测试结果显示该模型满足功能要求,同时进行了FPGA实现,完全符合PCI v2.2规范要求。

一种融合FPGA和ISS技术的软硬件协同验证方法

建立了一种基于硬件加速器FPGA和指令集模拟器ISS对嵌入式系统功能进行软硬件协同验证的方法。针对此方法的实现,分析了协同验证过程中软硬件交互技术,并给出总线功能模型BFM结构及其实现方法。经实例验证分析表明,基于FPGA和ISS的协同验证方法,在对嵌入式应用系统验证中与其他几种常用方法比较具有较明显的优势。

基于VPM和随机激励的处理器核仿真建模

为提高处理器核仿真模型的效率,提出基于SimpleScalar架构对龙芯1号处理器进行虚拟处理器模型行为建模,IPC平均误差为2.3%,速度达到每秒1 000 000条指令。基于可控随机事件机制实现的总线功能模型可以为片上系统(SoC)设计提供激励主动生成方案和片上互连验证功能。实验结果证明,该方法对处理器IP仿真建模具有普适意义,能够被无缝融入SoC流程中。

一种基于ATPG的ASIC前端验证环境的构建

文章提出了一种基于自动测试向量生成(ATPG)的ASIC前端验证环境的构建方案,方案整合C,TCL和Ver鄄ilogHDL语言,有着良好的实用性和可扩展性。同时通过使用此验证环境,成功开发并流片成功三块总计约200万门的ASIC芯片。

通信系统中SystemC可重用验证平台的设计

文章以SystemC为验证语言的通信系统的可重用验证平台的设计思路,通过层次化设计,将验证平台划分为4个层次:用户层、配置管理层、总线功能模型层和待测设计层。介绍了各层接口的通信方式,着重介绍了用户层模块、算法模块、端口模块、激励产生模块、总线功能模块以及结果比较模块重用设计方法,依照此方法能快速高效地搭建可重用的验证平台。

基于事务级USB设备接口IP核的验证

随着集成电路的设计规模不断增大,功能验证逐渐成为整个设计过程中的瓶颈。传统验证方法已经难以适应。事务级验证与传统验证方法比较,事务级验证具有更高的抽象层次,验证效率得到了提高。本文对事务级验证方法进行了简要介绍,说明了事务级验证的实现方法,提出了一种基于事务USB设备接口IP核验证平台,该验证平台具有较高的自动化程度和较强的可重用性。

基于Open Vera构建以太网MAC芯片验证平台

随着芯片规模的增大,快速搭建一个强大、高效、灵活的验证平台是芯片设计成功的关键因素之一。本文介绍了一种基于OpenVera构建验证平台的方法,并结合MAC芯片的验证介绍了该平台的特点。

通信系统中SystemC可重用验证平台的设计

文章以SystemC为验证语言的通信系统的可重用验证平台的设计思路,通过层次化设计,将验证平台划分为4个层次:用户层、配置管理层、总线功能模型层和待测设计层。介绍了各层接口的通信方式,着重介绍了用户层模块、算法模块、端口模块、激励产生模块、总线功能模块以及结果比较模块重用设计方法,依照此方法能快速高效地搭建可重用的验证平台。