面向SIMD指令集的SM4算法比特切片优化

SM4算法是中国自主设计的商用分组密码算法,其加解密计算性能成为影响信息系统数据机密性保障的重要因素之一.现有SM4算法优化主要面向硬件设计和软件查表等方向展开研究,分别存在依赖特定硬件环境、效率低下且易遭受侧信道攻击等问题.比特切片技术通过对输入数据重组实现了并行化高效分组密码处理,可以抵御针对缓存的侧信道攻击.然而现有切片分组密码研究对硬件平台相关性强、处理器架构支持单一,并且并行化处理流水启动较慢,面向小规模数据的加解密操作难以充分发挥单指令多数据(single instruction multiple data,SIMD)等先进指令集的优势.针对上述问题,首先提出了一种跨平台的通用切片分组密码算法模型,支持面向不同的处理器指令字长提供一致化的通用数据切片方法.在此基础上,提出了一种面向SIMD指令集的细粒度切片并行处理SM4优化算法,通过细粒度明文切片重组与线性处理优化有效缩短算法启动时间.实验结果表明,相比通用SM4算法,优化的SM4比特切片算法加密速率最高可达438.0 MBps,加密每字节所需的时钟周期最快高达7.0 CPB(cycle/B),加密性能平均提升80.4%~430.3%.

基于X87指令集的浮点除法运算单元设计

基于X87指令集架构,在TSMC 65nm的工艺库下,采用SRT-16算法设计一种浮点除法运算单元。SRT-16算法主要是通过采用重叠商与余数计算部分的结构来进行优化处理,使得在原有传统算法SRT-4的基础上增加的电路面积较少,并且使得循环次数减少一半,并且在处理商的结果中引入商的飞速转换技术。通过对基于SystemVerilog自动对比平台的搭建,通过C对比模型,完成自动对比,加速验证的速度,进行功能覆盖统计,完成覆盖率100%。通过DC综合检测电路的时序情况,对电路进行时序优化,完成满足时序要求1.08ns,工作频率为900MHz。

MIPS64指令集模拟器的建模与实现方法

用软件编程的方法介绍一个与MIPS32/64指令集兼容的指令集模拟器的建模与实现过程。该方案用C++来描述处理器的硬件行为,通过在编译时选择不同的选项分别实现对MIPS32和MIPS64指令集构架的嵌入式处理器的模拟,实现除浮点数以外的所有指令的译码和执行。该方案的主要好处是代码可重用,指令扩展性能好,可以同时兼容MIPS32和MIPS64指令集的模拟。

基于函数调用指令特征分析的固件指令集架构识别方法

不同的固件常采用不同的指令集架构,固件指令集架构的识别是对嵌入式固件进行逆向分析和漏洞挖掘的基础。现有研究和相关工具在针对特定类型的嵌入式设备固件指令集架构识别时存在识别正确率低、误报率高的情况。针对上述问题,提出了一种基于函数调用指令特征分析的固件指令集架构识别方法,通过同时利用指令中操作码和操作数所包含的信息识别目标固件中的函数调用指令,将其作为关键特征实现对不同指令集架构的分类,并基于该方法开发了原型系统EDFIR(Embedded Device Firmware Instruction set Recognizer)。实验结果表明,相比IDAPro,Ghidra,Radare2,Binwalk以及ISAdetect这些当前应用最广泛和最新的工作,该方法具有更高的识别正确率、更低的误报率并具备更强的抗干扰能力,其对1000个真实设备固件的识别正确率高达97.9%,比目前识别效果最好的ISAdetect提升了42.5%。此外,相关实验还证明,即使将分析规模缩小至完整固件的1/50,所提方法仍能保持95.31%的识别正确率,具有良好的识别性能。

基于指令集映射的汇编语言教学探索

X86、MIPS、ARM是本科生课程中最常见的三种汇编语言指令集,其中X86指令集代表复杂指令集(CISC),MIPS、ARM则代表精简指令集(RISC)。X86指令集一般用于汇编语言程序设计的入门教学;MIPS、ARM指令集一般用于计算机组成原理、计算机系统结构等课程中的计算机底层逻辑教学。在实际教学中,由于学时有限,难以覆盖上述所有指令集;然而,各类指令集都可能出现在实际的应用场景中。以教学实践为基础总结了在X86汇编语言课程中,引入MIPS和ARM汇编语言的方法,分析了三种汇编语言对应硬件结构的异同之处,提出了一种以功能为核心的多汇编语言指令集映射方法,并给出了基于该方法的部分指令对应关系以及实现同一功能的不同汇编代码示例,为多汇编语言教学课程建设提供基础。

基于ARMv4指令集的RISC微控制器设计

嵌入式系统在很多领域有着广泛的应用。嵌入式系统的核心是微控制器,其性能会直接影响整个系统。现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)器件间具有低延迟、高可靠性以及实时性,使其在实现高速控制方案等应用场景十分适用。微控制器与FPGA结合,使得嵌入式系统更加灵活。为了在FPGA系统实现微控制器的功能,基于ARMv4指令集设计微处理器内核,并基于一些其他开源知识产权(Intellectual Property,IP)核设计了一款满足基本需求的微控制器。整个微控制器包括微处理器内核,串行外设接口(Serial Periphera Interface,SPI)控制器、通用串口、定时器、通用输入输出(Input Output,IO)接口、外部中断以及中断控制器。该微控制器作为一个软核应用于FPGA系统,并在FPGA测试板上完成原型验证。结果表明,整个设计实现了完整的微控制器功能,能够满足FPGA对微控制器软核的需求。

ßFA:一种基于向量指令集的高性能数据处理算法

正则表达式匹配技术在数据清洗、解析提取等数据处理任务方面发挥重大作用。然而,由于匹配过程中存在数据强依赖关系和内存访问不可预测等问题,造成匹配性能较低。针对此问题,提出一种基于向量指令集的高性能正则表达式数据处理算法,称之为ßFA:通过向量指令一次性从内存读出若干连续字符,并与最常被访问状态对应的非信任字符集进行向量匹配,利用内置函数定位首个非信任字符的位置,获得可直接跳过的字符数,从而实现匹配性能的加速。实验结果表明,ßFA算法的吞吐率优于原始DFA算法和αFA算法,是原始DFA算法的4.67~60倍以及ɑFA算法的4.37~7.82倍。

一种基于虚指令集技术构建快速的可重用的指令集仿真器的方法

指令集仿真器是进行系统体系结构设计与评估、系统软件设计与开发以及进行软、硬件协同开发的有利工具。然而指令集仿真器对目标体系结构具有极大的依赖性,无法跨越多个目标平台工作,这就成了制约它发展的一个重要因素。文章根据DSP处理器的特点,参考传统仿真策略,提出了一种改进后的仿真技术,可以极大地提高仿真器运行效率。在此基础上,又结合虚指令集技术,构建VIS仿真器,改变了传统仿真器只能用于单一处理器的局面,使之能够适用于多款处理器结构。这为指令集仿真器的广泛使用提供了有力的保证。

可重用的指令集模拟器的设计与优化技术

指令集模拟器是进行体系结构设计与评估及软件逆向工程开发的有利工具。该文采用解释型模拟策略,阐述可重用的指令集模拟器的实现方法。在此基础上,提出一种基于虚拟指令集的模拟技术,使之能够应用于多款处理器,同时论述了几种提高模拟效率的优化技术。

面向专用指令集处理器设计的软硬件协同验证

为提高专用指令集处理器设计中的验证效率和覆盖率,将专用指令集处理器的寄存器传输级设计验证与汇编器、指令集模拟器等软件开发工具的测试相结合,提出一种软硬件协同验证方法。该方法按照覆盖率要求由软件自动产生测试程序和数据,将利用汇编器产生的机器指令输入到指令集模拟器和硬件仿真工具分别进行软硬件仿真,通过软硬件仿真结果自动比对得出联合验证结果。实践证明,该方法能够有效提高验证效率和覆盖率,缩短验证周期。

面向固件代码分析的虚拟指令集体系结构设计

传统虚拟指令集体系结构不能同时满足简单性和高效性的要求。为此,提出一种面向固件代码分析的虚拟指令集体系结构构造方法。设计多目标固件代码分析平台,在可配置虚拟硬件结构的基础上,获取最小完备指令集,并说明扩展虚拟指令集的方法。实验结果表明,该方法能降低翻译代码膨胀率,目标指令模拟时间比传统方法减少19%～35%。

面向流密码的反馈移位寄存器专用指令集扩展

反馈移位寄存器是众多流密码算法的核心部件,加快反馈移位寄存器操作是提高流密码处理速度的关键.为提高传统流密码算法中反馈移位寄存器软件实现性能,在分析通用微处理器上反馈移位操作特征的基础上,设计了相应的反馈移位寄存器RISC扩展指令和灵活高效的硬件支持单元,构建了基于NIOSⅡ的SOPC测试平台,测试结果表明,使用扩展指令后,通用微处理器上反馈移位操作性能最大提高7.5倍,而流密码算法软件实现性能也随之提高了3~4倍.

40位处理器指令集架构研究

初步设计了适用于手机和个人电脑的40位处理器的免费开源精简指令集,具备以字节为单位的可变长度,解码规则简单,便于硬件实现,可用性和扩展性好,已定义共127条指令,包含基本指令93条和扩展指令34条。

精简指令集计算机协处理器设计

针对AES与SHA-3候选算法中Gr stl软件运算速度慢的问题,提出一种通过精简指令集计算机(RISC)协处理器来加速算法运算的设计方案。该协处理器复用片上高速缓存充当查找表来加速运算,并在RISC处理器的基本指令集架构中增加特殊指令。实验结果表明,与传统基于并行查找表的方案相比,该方案能够以较小的硬件代价加速AES与Gr stl运算。

基于RISC-V的卷积神经网络专用指令集处理器

针对x86和ARM商用架构CPU因专利、授权导致定制成本过高和灵活性不够的问题,面向物联网领域提出一种基于RISC-V开源指令集的卷积神经网络(CNN)专用指令集处理器。通过自定义拓展指令调用加速器对轻量化CNN中的卷积和池化操作进行加速,提高终端设备能效。在此过程中,配置CNN各层信息控制加速器进行分组运算,以适应不同大小的输入数据,同时调整加速器的数据通路,对耗时操作进行单独或结合运算,以适应不同的轻量化网络。FPGA平台验证结果表明,该处理器在100 MHz工作频率下推理Squeeze Net网络,耗时约40.89 ms,功耗为1.966 W,较手机处理器单核计算速度更快,与AMD Ryzen7 3700X、NVIDIA RTX2070 Super和Qualcomm Snapdragon 835平台相比,其消耗资源少、功耗低,在性能功耗比上也具有优势。

高性能PLC专用指令集处理器设计与仿真

该高性能PLC专用指令集处理器采用自主设计的PLC专用指令集,符合PLC指令特征,可减少该PLC专用指令集处理器执行的指令数,并采用32位RISC体系结构加快PLC程序的执行速度.该高性能PLC专用指令集处理器采用哈佛总线结构,寄存器组采用位编址模式,位处理器可加速PLC布尔运算,功能块单元可提高功能块指令执行的精度,并采用四级流水线提高PLC指令的执行速度.现已完成了该高性能PLC专用指令集处理器的系统功能仿真,经测试仿真结果正确.

有人机/无人机协同任务指令集的设计与实现

以有人机/无人机协同任务为背景,详细分析了有人机和无人机的交互过程,提出了协同任务指令集的构成和设计要求,分别从有人机操作员和无人机的角度定义了有人机任务命令集和无人机指令集,进而设计了协同任务指令集的编码方案。最后结合具体的任务想定,搭建了有人机/无人机协同任务仿真环境,验证了所设计指令集的合理性、有效性。

基于指令集模拟器的处理器建模与验证

介绍处理器仿真建模技术以及指令集模拟器在其中的应用,讨论处理器ISA,MA模型建立以及指令精确、时钟精确的指令集模拟器实现方法,提出一种基于多线程技术的调试器集成方法,介绍指令集模拟器在一款密码专用微处理器开发过程中的具体应用方法。

一种面向多媒体和通信应用的处理器指令集及架构实现

提出了一种面向多媒体和通信应用的CPU和DSP一体化计算的指令集架构,并设计实现了一款基于该指令集架构的VLIW DSP处理器.该CPU和DSP融合指令集架构中的CPU指令兼容已有MIPS 4KC指令集,DSP指令为自主设计.针对多媒体和通信常用算法中并行度高等特点,提出了多条基于像素操作、向量操作和复数操作的DSP指令,并详细说明了实现这些指令的关键功能模块的电路实现方法.实验结果表明,在多媒体的插值、重建以及通信的滤波、FFT等算法上,采用本文提出的面对特定应用的指令集具有较明显的优势.流片测试结果证明该指令集架构可实现且有效.

基于AVX指令集BWT算法在DNA序列比对中应用

新一代高通量测序技术发展产生大规模DNA序列片段,快速准确地将短序列比对到参考基因组成为生物信息学重要研究课题之一。针对BWT索引技术序列比对算法研究,提出基于Intel微架构AVX指令集优化BWT算法,通过改进计算方式实现算法并优化。结果表明,应用AVX指令集可减少CPU访存次数,降低算法时间复杂度,提高序列比对效率,为基因数据分析提供更高效快速序列比对方法,加快对全基因组序列处理。