微机继电保护测试仪中高性能数字信号发生器的研究与实现

介绍了基于高性能数字信号处理器(DSP)芯片TMS320F2812实现直接数字频率合成器的设计思想、工作原理和软硬件体系结构。提出一种优化的直接数字频率合成(DDFS)实现方法,改进的方法之一是将离散正弦表初始化到内部高速RAM中运行;之二是将浮点数用Q格式的定点数代替,将浮点数的乘除运算转化为定点的乘法和移位计算。试验和实际证明该方法可进一步提高数字信号发生器的实时性与稳定性。

利用ispLSI1032和DDS芯片AD7008实现的数字信号发生器

介绍了利用Lattice公司的ispLSI1032E芯片和DDS频率合成器AD7008构成的数字信号发生器,它可以任意设置信号的起始频率、终止频率、信号幅值以及信号在每个频率保持的时间,系统自动地以一定的频率步进量完成频率变换。当频率改变时,不会影响波形的连续性,也不会造成相位的突变,真正地实现了频率的线性连续变化。

基于FPGA的数字信号发生器及其在QPSK调制中的应用

在现代通信中利用载波携带数字信息的传输应用广泛,如PSK、QAM等调制技术均要用到正弦形式的载波。传统的载波产生采用模拟电路实现,不利于集成且性能受限。文章讨论使用FPGA芯片、利用直接数字频率合成技术制作成数字信号发生器,该信号发生器具有体积小、功能强的优点,且结合该信号发生器在QPSK调制器中的实际应用验证了该方案的合理性。

VXI总线任意数字信号发生器的研究与设计

阐述了基于VXI总线的任意数字信号发生器的特点及基本原理,用FPGA器件实现了VXI总线寄存器基接口电路,提出了用AHDL语言设计可编程分频器的方法,并具体分析了信号输出的电路原理和工作过程。实践证明系统原理和硬件设计是成功的。

基于DDS技术的数字信号发生器的设计

介绍了一种基于DDS技术的数字信号发生器,通过单片机对FPGA进行配置,做出了幅码仿真输出波形,仿真结果表明该设计方案可行,有一定的实际应用价值。

基于Windows95的数字信号发生器的设计方法及应用

本文介绍在Ｗｉｎｄｏｗｓ９５环境下利用ＭＣＩ控件读取波形文件并控制声卡输出的软件和功率放大器、激振器组成的数字信号发生器的设计方法，它可以产生包括正弦波、锯齿波、脉冲、随机信号等多种信号，最后给出了应用实例。

100MHz可编程数字信号发生器

介绍一种基于ＩＳＡ总线的可编程数字信号发生器，其特点是：工作时钟 １００ＭＨｚ，用可编程逻辑器件ＥＰＬＤ作为核心元件，信号输出多达１６路，用ＬａｂＷｉｎｄｏｗｓ／ＣＶＩ软件设计的ＰＣ机虚拟仪器面板，界面友好，操作方便。并给出了硬件原理框图。

基于PLD的程控数字信号发生器设计与实现

用单片机和PLD实现了程控数字信号发生器.采用虚拟仪器的设计思想,开发了PC机软件编辑信号发生波形和信号发生控制字并下载到发生器中;将被动串行方式下配置PLD的过程集成到系统中,从而使系统脱离专用下载线独立运行;仿真并实现了控制字和有限状态机联合控制信号发生过程的方法.该系统已应用于舰艇装备研仿中,使用效果良好.

基于FPGA的DDS型数字信号发生器设计

数字信号发生器是集成电路设计及调试过程中经常用到的工具,基于FPGA设计了一种DDS型数字信号发生器,可产生正弦波、方波、三角波和锯齿波这四种信号,并具有频率可调功能。

基于DDS数字信号发生器的设计

文章介绍了一种基于AD9833的数字信号发生器,系统采用单片机和AD9833相结合的方法,以视频放大器MAX442为幅度调节器,设计并实现了一个频率、相位和幅值可调的低功耗数字信号发生器。该信号发生器能输出正弦波、三角波和方波3种波形。实测结果表明:该系统输出信号分辨率高、稳定度高、功耗低、波形光滑。

基于FPGA的DDS型数字信号发生器设计

数字信号发生器是集成电路设计及调试过程中经常用到的工具,基于FPGA设计了一种DDS型数字信号发生器,可产生正弦波、方波、三角波和锯齿波这四种信号,并具有频率可调功能。

数字信号发生器实现快速扫频

以VC串口控制为基础,以原子力显微镜的微悬臂为对象,分别对不同型号的信号发生器进行了程控扫频测试、对同一型号信号发生器的不同控制指令实现扫频进行了测试。实验证明,对于不同型号的信号发生器,频率变化速率不同,扫频速度也不同。而对于同一型号信号发生器,采用不同的控制指令也会影响扫频测试结果。为了更好地提高扫描速度,合理选用信号发生器型号及采用合适的指令进行扫频至关重要。

艾法斯推出S系列两款全新产品——SGD数字信号发生器和SVA矢量信号分析仪

2011年12月2日,艾法斯公司在北京希尔顿酒店召开发布会,推出台式射频测量仪表S系列新产品,数字信号发生器SGD和矢量信号分析仪SVA。艾法斯公司大中华区总经理蒋琦、艾法斯公司产品经理Hiren Joshi等人出席了发布会。

关于对数字信号发生器的设计研究

本文首先简要介绍了信号发生器的研究现状及发展状况，阐述了传统信号发生器和数字信号发生器的设计原理，在此基础上给出了系统的整体方案设计。对直接数字频率合成技术进行了分析，包括DDS的工作原理及基本结构，然后对方案做了可行性分析。

多功能数字信号发生器

文中介绍利用基于ARM7内核的LPC2104和DDS芯片AD9853设计多功能数字信号发生器的具体过程,并且给出相关芯片之间的硬件接口及软件功能设计。

高速雷达数字信号发生器的FPGA设计与实现技巧

在一片速度较低的FPGA芯片上,设计实现了综合型高速雷达数字信号发生器,给出了仿真结果,最高仿真数据率可达2.44Gbps。介绍了综合型高速数字信号发生器的基本设计思路和几个实现技巧,重点介绍了在不改变芯片选择的情、况下,如何通过改进设计方案,提高系统的工作速度。

多波形数字信号发生器的研究及实现

为了满足通信领域数字信号处理技术领域对多波形数字信号的要求,文章研究了多波形数字信号发生器的技术原理,并综合研究讨论实现发生器的方法,最终将该技术应用到新型数字信号处理中.文章首先介绍了FPGA硬件设计及相关技术,其次介绍直接数字频率合成器的技术原理,重点讨论并设计了基于FPGA来实现的数字信号发生器,实现了该发生器的硬件仿真测试和软件设计,最后对相关理论和技术的发展进行讨论和实现.

基于FPGA的简易数字信号发生器设计

数字信号发生器作为科研和从事电子设计工作的一项重要设备,相比传统的模拟信号发生器,它具有测量信号的准确度高、精度高、变换速度快等优点。文献介绍的一种数字信号发生器,是由FPGA芯片通过设计并制作完成的。文中重点讨论了如何用FPGA实现码率、滤波器设计、恢复时钟的电路设计等,可为参与数字信号发生器设计的工作人员提供一定的参考价值。

数字信号发生器参数对土壤电导率仪测量结果的影响

针对基于电流-电压四端法的车载式土壤电导率测量系统激励源会随着土壤负载的变化而波动,从而影响测量结果的问题,采用波形标准、抗干扰能力强的可调频、调幅数字信号发生器代替普通激励源,通过探究信号发生器不同频率、幅值对实验结果的影响,进而找到最适合车载式测量系统的频率与幅值。为减少大田复杂环境对实验结果的影响,实验分为实验室探究性实验和大田验证性实验。实验室探究性实验设置5个幅值和20个频率进行实验,通过分析60组样本的6000组实验室数据可知,同频率下幅值越大实验效果越好,最佳幅值为10 V;同幅值下随着频率的增加土壤电导率呈现先增加后减小的抛物线趋势,幅值10 V、频率100 Hz梯度下土壤电导率测量值和参考值决定系数R^(2)达到0.9505,实验效果最佳。大田验证性实验最佳幅值仍为10 V,但由于土壤负载随着电极间距的变大而变大,大田验证性实验最佳频率变为1 kHz,幅值10 V、频率1 kHz梯度下电导率测量值和参考值R;为0.8484,为最佳实验效果。

数字信号发生器介质损耗角测试仪

为准确判别电容型设备的绝缘状况,采用数字波形合成技术和数字模拟混合乘法技术,设计一种利用接地漏电流正交分解法测量介质损耗角tanδ的测试仪。该测试仪由128倍频电路、函数发生器、采样保持电路、模拟数字乘法器构成的正交矢量分解器组成。仿真结果表明,损耗角测量方法理论误差为0.00001%。该测试仪测量准确度、可信度较高,可用于在线实时测量。