广义记忆型神经网络射频功放数字预失真器

提出了一种基于广义记忆型神经网络（GMNN）的数字预失真器非线性模型,以更好地抑制由于射频功放动态非线性导致的带内失真以及带外频谱扩展等问题。通过引入时间上的超前项,使得功放模型的记忆效应建模能力得以扩展,通过添加高阶非线性级数,使得功放非线性建模精度进一步提高。文中使用带宽为20 MHz的4载波WCDMA信号作为测试信号,对一个中心频率为460 MHz的60W Doherty射频功放进行数字预失真线性化实验。实验结果表明,广义记忆型神经网络数字预失真器的带外抑制可达19 d B,能更有效地抑制射频功放的带外频谱扩展,相比于其他几种预失真器展现出更好的线性化效果,验证了广义记忆型神经网络数字预失真器的有效性。

宽带系统中有记忆大功率功放的数字预失真器研究

针对高峰均比的宽带输入信号,提出了一套联合峰均比抑制技术和基带自适应预失真技术的数字预失真器设计方案,并仿真了峰值抵消算法和自适应预失真算法。结果表明对于峰均比为8.4 dB的输入信号,经过1.5 dB的削峰处理后,预失真器改善带外频谱抑制27 dB,非常有效地补偿了功放的非线性失真,提高了功放效率,对发射机功放线性化技术有一定的实用价值。

基于双核NiosⅡ系统的数字预失真器设计

设计了一种基于双核Nios Ⅱ系统的数字预失真器(DPD)。在FPGA中构建多查找表结构,实现了基于记忆多项式模型的DPD;采用双核处理器完成并行RLS算法处理,保证了DPD模型参数提取过程的执行效率。实验结果证明,该系统能够对功放的非线性进行较好补偿。

用于5G RF PA线性化的多频段通用数字预失真器

文中提出了一种基于独热编码与长短时期记忆(LSTM)神经网络的多频段通用数字预失真非线性模型,它可以有效地对工作在多个频段的宽带射频功放进行线性化。在训练集中引入表示不同频率信号的不同独热编码,训练后的神经网络非线性模型可以在不改变网络结构和模型参数的情况下对不同频段的功率放大器进行预失真线性化。为了验证该方法的有效性,建立了两个分别工作于2.6 GHz和4.9 GHz的射频功放实验平台,在这两个频段预失真非线性建模的归一化均方误差(NMSE)均可达到-40 dB,然后使用100 MHz带宽5G NR信号,分别对这两个射频功放进行预失真线性化实验验证。实验结果表明,该多频段通用数字预失真器可以将这两个功放的邻信道泄漏比(ACLR)在中心频率下偏100 MHz处分别改善19.42 dB和17.91 dB,在中心频率上偏100 MHz处分别改善15.73 dB和15.17 dB,验证了所提非线性模型的有效性。

并行单型规范分片线性函数极坐标数字预失真器

介绍了一种并行的基于单型规范分片线性(SCPWL)函数的极坐标数字预失真器模型。首先根据分片线性拟合原理引入绝对值型的单型规范分片线性函数,建立模型解析方程并推导出模型参数的最小二乘解,然后根据模型特点设计了数字预失真器的并行实现架构,并对模型架构的工作顺序和参数提取过程进行了介绍。仿真结果表明SCPWL极坐标预失真器远远优于传统的功率回退线性化技术,且与常用的复多项式预失真器相比较,尤其是在过饱和非线性失真情况下,其线性补偿能力要优于后者。

基于新型并行LMS算法的数字预失真器设计

针对功放(Power Amplifier,PA)非线性失真问题,提出了一种运用于数字预失真器(Digital Predistorter,DPD)中的新型最小均方(Least Mean Square,LMS)自适应算法结构。该算法的主要特点是用3个独立并行实数滤波器支路结构实现一个复数滤波器。相比于传统LMS算法,这种结构能够极大地减小算法的实现复杂度,缩减现场可编程门阵列(Field Programmable Gate Array,FPGA)和数字信号处理器(Digital Signal Processor,DSP)的硬件实现资源。实验结果表明,使用这种算法结构的DPD能够显著地提高功放的线性度。

基于FPGA的并行MMSA数字预失真器设计与实现

本文设计并实现了并行处理架构的FPGA的M-MSA数字预失真器,并对其硬件资源功耗等参数进行分析。在同一架构上实现的IMSA模型进行FPGA资源对比,MMSA资源占用率更低,其LUT资源减少9%,FF资源减少6%,DSP资源减少28%以及片上总功耗减少1.411W。同时通过FPGA平台采用闭环测试的方法对其进行验证,MMSA上下边带ACPR分别改善了21.35dB和19.42dB。本文成功在FPGA实现了MMSA预失真器,并证明其对非线性失真良好的改善能力以及工程实现的可行性。

一种新的基于反馈的数字预失真器模型（英文）

数字预失真器是线性化功率放大器的有效工具.记忆多项式等模型难以兼顾模型的精确性和复杂程度.为解决该问题,提出了一种基于反馈的多项式模型建模数字预失真器.不仅使用输入信息,还使用过去时刻的输出信息,用较少的系数个数对高非线性及深记忆效应的功率放大器建立模型.仿真结果显示,该模型比一些常见的模型可更有效地缓解功率放大器的幅值和相位失真.

一种用于TETRA系统的数字子带滤波预失真器

本文提出一种适用于TETRA数字集群系统的基于子带滤波技术的数字自适应预失真器。数字子带滤波预失真器将发射信号分为若干子带进行功放线性化处理,降低了预失真过程中运算速率的要求,增加自适应收敛速度。子带滤波技术同时解决了功放宽带化所带来的记忆性问题,扩展了数字预失真器的工作带宽。TETRA多载波发射信号的仿真结果说明,数字子带滤波预失真器对无记忆功放和有记忆功放均具有良好的线性化效果,明显扩大了功放的线性工作范围。

并发双波段射频功放数字预失真同步性研究

在并发双波段调制信号驱动下,射频功放的非线性更显著和复杂,对其进行线性化将面临新的问题。文中研究了低频波段和高频波段的同步性对线性化的影响,提出同步并发双波段射频信号生成方法,用于解决两频段信号加载时的不同步问题。文中使用1001型(中间两个载波空缺)CDMA2000信号和单载波WCDMA信号分别作为低频段和高频段的测试信号,施加到一个峰值功率为51dBm的Doherty功放上进行实验验证。实验结果表明:两频段不同步将造成无法使用数字预失真方法对功放进行线性化;在同步情况下,采用记忆多项式(MP)可显著提高并发双波段射频功放的线性度。

幅度和相位预失真参数并行估计的间接学习结构预失真方法

为解决传统间接学习结构自适应预失真器中幅度和相位预失真参数之间相互影响的问题,提出了一种对功率放大器的幅度和相位预失真参数进行分开和并行估计的自适应预失真方法,其中幅度和相位预失真器均采用间接学习结构进行训练;将该方法应用在典型的无记忆功率放大器模型中,对DVB-T标准中2k模式OFDM信号的预失真过程进行了实验仿真;仿真结果表明,在预失真多项式阶数相同条件下,改进的间接学习结构预失真方法与传统间接学习结构预失真方法相比较,带外谱抑制增益平均提高了约4dB。

基于改进型广义分数阶记忆多项式的Doherty功放线性化器

为了能够有效抑制Doherty射频功放的强非线性,提出了基于改进型广义分数阶记忆多项式非线性模型,并采用该模型设计数字预失真线性化器。改进型广义分数阶记忆多项式(AGFMP)模型是在广义记忆多项式(GMP)模型的基础上去除滞后项,从而减少系数数量,并将偶数阶项去掉,引入分数阶项,以提高线性化能力。采用双波段双模式信号(信号带宽为25 MHz)和1000001 CDMA2000信号作为测试信号,设计输出峰值为51 dBm的Doherty功放作为测试功放进行建模和线性化试验。实验结果表明,无论在强记忆效应还是强静态非线性时,AGFMP的系数数量比GMP减少30%,且具有与GMP相似的线性化能力,同时比分数阶记忆多项式具有更优的带内和带外交调抑制能力。

TETRA数字集群通信系统多载波发射机设计

通过比较多种发射机结构特点,提出了一种数字复中频结构的TETRA多载波发射机。采用数字多载波合成器和数字预失真器分别实现数字域上的载波信道合成和功放线性化。系统具有更高的集成度和更为灵活的参数配置能力。仿真结果表明该多载波发射机具有良好的邻道功率抑制、杂散发射抑制和互调分量抑制能力,有效地解决了多载波发射系统中多通路处理和线性度的瓶颈问题。

SSPA自适应预失真器的设计方案

OFDM技术具有传输效率高和有效对抗多径衰落的优点,已经成为无线局域网标准的一部分。但OFDM信号有较大的峰值平均功率比,要求功率放大器具有很大的线性动态范围,否则直接影响着整个系统的运行成本和效率。针对固态功率放大器,提出了一种改进的基于查找表的自适应预失真方案。仿真结果表明,该方案有效地抑制了谐波分量和互调失真,对HPA的非线性有一定的改善,并且有效利用了硬件存储资源和提高了硬件运行速度。

5G功放DPD的FPGA宽带实现及自动优化

5G宽带功放数字预失真器(DPD)的FPGA实现过程中,常遇到数字处理带宽不够和资源有限问题,对此,文中提出一种基于双路并行数据流的数字预失真带宽扩展方法和基于Zynq Ultrascale+MPSoC的自动化模型优化验证方法,可快速实现对5G宽带功放线性化方案的优化。使用该并行处理结构的数字预失真器,克服了数字电路最大时钟频率造成的对FPGA线性化带宽的限制,使得数字预失真电路在每个时钟周期内可以处理更多的数据,不仅有效地增加了数字处理带宽,而且降低了DPD的功耗。然而,这种带宽增加以消耗更多硬件资源为代价,对此,文中同时提出了对预失真非线性模型的在线自动优化方法,以简化非线性模型、降低DPD的硬件资源开销。最后,在Zynq Ultrascale+FPGA实验平台上实现了具有两路并行数据处理的I-MSA自优化数字预失真电路,采用100 MHz的5G新无线电(NR)信号在2.6 GHz功率放大器上进行线性化实验验证,获得了满意的预失真性能,验证了所提方法的有效性。