简易数字频率计的设计与仿真

简易数字频率计主要由前端采集处理模块、计数控制模块和显示模块组成。输入信号通过可调放大电路放大,有源低通滤波器滤波选频,电压比较器整形后,给计数控制模块计数,进行测频,并通过显示模块显示其测量频率的大小。仿真结果表明:该数字频率计实现了自动测频、自动清零、数据显示和保持功能,具有成本低,性价比高的优势。

基于FPGA的数字频率计的设计与实现

介绍了一种运用FPGA开发软件QuartusⅡ设计的数字频率计。该数字频率计的1Hz^1MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途,其测试结果由3只七段数码管稳定显示,测试量程可自动切换,测量误差小于等于0.1%。

利用高速并行BCD数减法实现等精度数字频率计的设计

利用Altera公司的FPGAA(CEX1KEP1K30TC144-3)器件为主控器。在软件上,采用VHDL硬件描述语言编程及并行BCD数减法实现BCD数除法的实现方法,极大地减少了硬件资源的占用。与单片机为主控器的频率计相比,软件设计语言灵活,硬件更简单,速度更快。实践证明,利用FPGA设计较复杂的数字系统,电路性能可靠,设计的周期较短,可移植性好,具有很强的实用性。该系统在1Hz～60MHz范围内,测量精度在全域范围内相对误差恒为十万分之一。

低复杂度多功能自适应数字频率计设计

利用高速运放和比较器实现输入弱小信号的放大及整形,采用FPGA完成对输入信号的精确频率测量.测量范围为1Hz^100MHz,内部分成5个量程,可根据输入信号频率不同自动进行量程切换,并支持对方波的占空比及双通道同源方波时间间隔测量等功能.FPGA测量结果经MCS-51单片机处理后送至LCD完成显示,测量相对误差不大于10-4,可用于各类低成本数字测量仪器研发.

高精度数字频率计的FPGA设计实现

介绍了在FPGA芯片上实现高精度频率计的设计原理和具体的VHDL语言编程思路,采用双状态机的自动量程转换,克服了逼近式换档速度慢的缺点,并提出了改进的方向。

一种基于单片机的数字频率计的实现

设计一种以单片机AT89C51为核心的数字频率计,介绍了单片机、数字译码和显示单元的组成及工作原理。测量时,将被测输入信号送给单片机,通过程序控制计数,结果送译码器74LS145与移位寄存器74LS164,驱动LED数码管显示频率值。通过测量结果对比,分析了测量误差的来源,提出了减小误差应采取的措施。频率计具有电路结构简单、成本低、测量方便、精度较高等特点,适合测量低频信号。

基于高速串行BCD码除法的数字频率计的设计

介绍了在FPGA芯片上实现数字频率计的原理。对各种硬件除法进行了比较,提出了高速串行BCD码除法的硬件算法,并将其应用在频率计设计中。

基于EDA技术的数字频率计芯片化的实现

介绍了一种以大规模可编程逻辑芯片为设计载体,以硬件描述语言VHDL为设计输入,采用模块化单元构建系统,进行数字频率计设计与开发的新方法。

基于CPLD直接测频法的数字频率计设计

基于直接测频法原理,利用CPLD可编程器件EP1K50QC208-3设计了数字频率计.数字频率计主要有主板及显示两大模块.软件部分采用VHDL硬件描述语言进行设计,最后实现在LED数码管上显示频率为1~999 999 Hz的数字频率计.该设计方法与传统的测周期法系统相比,具有测频精度高、速度快、范围宽等优点.

基于VHDL语言的数字频率计的设计

文章介绍了用 EDA技术作为开发手段 ,实现数字频率计的设计。系统基于 VHDL语言 ,以 CPLD为核心 ,具有体积小、可靠性高。

数字频率计分频电路的设计

由于频率信号抗干扰性强 ,在实际应用中常将待测信号转换成频率信号进行测量。文中对数字频率计的核心部件———分频器 ,提出了一种新的设计思想。对分频器的硬件电路和软件设计进行了详细的论述。并且提出了频率的高精度测量方法。实验表明 ,利用此分频器实现的自动选择量程频率计 ,测量范围宽 ,精度高 。

基于单片机控制的数字频率计设计

提出一种基于单片机AT89S52控制的数字频率计的设计新方法。该方法将待测频率信号经过整形放大后输入单片机,然后由单片机控制内部计数器分别对待测信号和标准信号同时计数,再经运算处理得到测量结果,可自动量程转换,并由1602ALED显示器实时显示。该设计与传统测频系统相比,具有体积小、成本低、低功耗、精度高等优点,适用于各种测量电路。

等精度数字频率计几种设计方案的实验研究

研究了采用不同器件、不同设计方法实现等精度频率计的5种设计方案。依据等精度频率测量原理,分别针对51单片机、C8051F单片机、FPGA与单片机、FPGA及SOPC几种系统的等精度频率计设计方法、特点进行了详细的分析和实验教学研究。以及在此基础上扩展实现周期测量、占空比测量、脉宽测量功能的方法。意在引导学生拓展思路,使等精度数字频率计设计的实验教学实施具有启发性、开放性、探索性等特点。

基于FPGA芯片的数字频率计设计

介绍了一种利用EDA技术设计的数字频率计。目前流行的EDA软件平台是美国Altera公司的Max+Plus可编程逻辑器件开发系统。本文采用自顶向下的设计方法,对数字频率计的核心——十进制计数器和测频控制信号发生器进行设计,其特点是将数字频率计的电路集成在一块大规模可编程逻辑器件(FPGA)芯片上。该方法改变了以往数字电路小规模多器件组合的设计,而且设计周期短,内部电路模块具有可移植等特点。与用其他方法做成的频率计相比,其体积更小、性能更可靠。

基于AGC的等精度数字频率计设计

为了改善工业控制中对频率计的测量精度不高和测量带宽不大的问题,依据等精度测量技术,利用单片机STM32F103VET6、FPGA及自增益控制电路(AGC)设计了一款数字频率计,该频率计可以测量信号频率、周期、时间间隔以及占空比等参数.经实测表明,该频率计具有测量精度高、测量带宽大等优点,具有良好的实用价值.

基于VHDL语言设计数字频率计

文中运用 VHDL语言 ,采用 Top To Down的方法 ,实现 8位数字频率计 ,并利用 Isp Expert集成开发环境进行编辑、综合、波形仿真 ,并下载到 CPL D器件中 ,经实际电路测试 。

基于单片机C语言的数字频率计设计

本文介绍了1种基于MSC-51单片机的数字频率计的设计方法,在软件设计上采用了单片机的C语言设计频率计的软件,系统软件的设计简单明了,在测量频率时采用的测频和测周相结合的方法,提高了频率计的测量精度。

基于ISP芯片的可编程数字频率计的设计

以可编程数字频率计为例,提出了采用美国AMD公司生产的在系统可编程(ISP)逻辑器件MACH芯片实现可编程数字频率计的设计方法,其设计方法不仅缩小了仪器的体积、提高集成度、降低了功耗,而且提高了系统工作的性能和可靠性。

数字频率计在综合设计实验教学中的多方案实现

课程通过数字频率计多种方案设计,采用CPLD/FPGA、单片机结合模拟、数字电路多系统综合思考,拓宽学生设计思路,提高系统设计能力及其综合素质和创新能力。

基于EDA技术的数字频率计的设计

选用Altera公司的可编程逻辑器件EPF10K10LC84-4作为硬件电路。依据EDA技术的设计思想,运用VHDL硬件描述语言和Max+PlusⅡ软件,针对数字频率计的工作原理,对其各个部分进行编程。该设计结构清晰,避免了用原理图设计引起的毛刺现象。实验证明,该设计具有一定的可行性和参考价值。