用于DDR3访存优化的数据缓冲机制

为提高DDR3控制器访存效率,设计了基于DDR3存储器预取访问数据长度的数据缓冲机制,将访存请求分为三种基本类型并分别排队处理,降低数据丢弃和实际动态随机访问存储器访问发生次数。针对图像和视频类应用程序的实验结果表明,相对于传统先到先服务的DDR3访存控制器,该机制取得了平均21.3%、最好51.3%的性能提升,硬件开销在可接受范围内。

Linux文件系统数据缓冲区的分析研究

文章深入研究了Linux文件系统的数据缓冲区管理，包括数据缓冲区的整体结构、数据缓冲区采用的数据结构和实现方法。

多数据库中间件中分布异构数据缓冲区系统的实现

实现了多数据库中间件中分布异构数据缓冲区,该模型能够实现分布异构数据对象的数据双向同步/异步更新机制;采用的全局数据对象存储模型和缓存管理使数据在缓冲区存储并被用户高效快捷地访问;实现了全局事务管理策略,包括局部代理的设计、全局事务的并发控制、全局事务提交协议等。

基于FPGA控制的高速数据缓冲接口技术

提出了一种以FPGA为控制核心的高速数据缓冲接口电路，在其控制下低速外设输入的数据能可靠地与高速串行彩色显示器进行数据传输。将其运用于智能小区的信息显示系统中，显示系统的各种状态参数和报警参数。

基于数据缓冲区动态分组的功耗管理策略

传统DPM策略通过适应请求分布降低功耗,效果受到限制。另一类策略主动改变请求分布,使其较好的满足DPM要求。数据缓冲区策略属于其中的典型,但现有的缓冲区策略未充分考虑实际系统的数据访问情况,对数据缓冲区的使用效率较低。本文针对此问题提出一种新颖的DGDB(Dynamic Grouping of Data Buffer)功耗管理策略。实验结果表明,在复杂数据访问情况下,DGDB策略具有更好的节能效果与稳定性。

基于数据缓冲区的PMP硬盘动态功耗管理策略

动态功耗管理(DPM,DynamicPowerManagement)[1]是一种较为有效的低功耗设计技术,广泛应用于电子系统设计的各个层次。文章介绍了一种基于硬盘的便携式媒体播放器DPM策略,考虑到硬盘设备的电气特性以及媒体播放的应用特点,在内存中开辟数据缓冲区降低系统功耗,同时提高了播放器性能,通过计算和理论分析得出缓冲区大小与系统功耗的关系。实验结果表明,该策略具有较好的节能效果并改善了播放性能。

数据缓冲技术在客户/服务器环境下的应用

本文介绍了客户 /服务器环境下前台应用程序性能优化的若干方法 ,着重论述了数据缓冲技术及被缓冲数据的实时更新技术。以Sybase数据库及PowerBuilder应用开发为例 。

C语言信号分析程序设计中数据缓冲区的设置方法

在信号分析程序设计中，常常需要开辟数百ＫＢ的数据缓冲区，而在Ｃ语言中设置和管理这样大的数据缓冲区难度较大，需要一定的经验及技巧，本文介绍的两例程序，它能解决以上难题，并能方便地实现管理和读写操作。

Meta Search系统中的数据缓冲机制

针对信息查询系统的要求，分析了常规ＭｅｔａＳｅａｒｃｈ系统的不足，提出一种基于队列的缓冲机制。分析影响缓冲系统性能的因素。

数据缓冲器的低功耗设计

首先介绍“九五”期间研制的LSMPP协处理器的数据缓冲器的功能与设计 ,并从降低活动因子的角度提出了一种针对低功耗的改进 ,如果阵列的大小为N×N ,则功耗可以降低到“九五”期间方案的 1/N 然后又提出一种针对引出头的减少的改进方法 ,引出头的减少是与互连方案有关的 ,一路串行互连方案可以减少 4N个 ,两路并行互连方案可以减少 8N个 最后提出了一种新的数据缓冲器的设计方案 ,每一时刻只有一个PE的数据缓冲器是传送数据的 ,功耗降低为“九五”期间方案的 1/ (N×N) 。

银河智能工具机数据缓冲部件的设计

银河智能工具机是一个基于ＲＩＳＣ、支持多种人工智能语言和传统Ｃ语言的通用智能计算机系统．数据缓冲部件ＤＢＵ是该系统的一个重要组成部分．本文论述了ＤＢＵ的功能、结构。

基于数据缓冲池技术的二次设备状态评价数据处理方法

提出了一种在主站端针对大量二次设备状态监测数据进行分析、处理、评价的解决方案。通过监测数据解析任务读取监测信息,并从数据库中找到需要进行状态评价的数据对象,将其填入数据缓冲池中,状态评价任务循环访问数据缓冲池,对缓冲池中的数据对象进行处理、评价,完成后将缓冲池中的数据对象和评价结果在数据库中进行更新入库保存,实现了多任务并行处理。通过标记状态评价对象在缓冲池中的任务状态,避免了重复评价相同的数据对象,提高了系统使用效率。

数据缓冲技术的性能分析与应用

在建立数据缓冲(Cache)系统一般模型的基础上,对处理器 Cache 和存储系统 Cache 的性能进行了深入分析;以性能分析公式为基础,分析了 Cache 技术在不同领域的应用,为 Cache 技术的进一步发展提供了必要的理论基础。

多数据库中间件中分布异构数据缓冲区系统的关键技术

对实现系统所需要的关键技术进行讨论,对数据的一致性管理方法进行分析并对传统方法进行改进,对系统的数据复制策略、局部数据源的即插即用机制、缓冲区系统中的数据名空间和系统的安全管理等关键技术进行深入探讨.

PowerBuilder数据缓冲技术及应用

首先介绍了PowerBuilder的数据缓冲技术 ,然后结合实例讨论了如何在客户端利用数据窗口缓冲区、行列修改状态以及嵌入式SQL语句实现两个并列表的同步更新。

Socket数据缓冲队列设计

随着计算机技术的飞速发展,我所开发Socket数据缓冲队列设计向人们展现了它美好的应用前景。从实际应用问题的需要出发,该设计环境采用了C#语言和Visual Studio开发工具。

数据缓冲在VFP程序开发中的作用

在VFP中内置了数据缓冲能力,能够临时的将记录的改动保持在内存中,直到发出命令将数据保存或移动记录指针触发自动保存。了解数据缓冲的实际意义以及数据缓冲选项参数的使用方法有助于使程序员在开发环境中提高程序效率。

基于FPGA的千兆硬件防火墙高速数据缓冲设计

千兆硬件防火墙将在网络安全体系中起到非常重要的作用,数据缓冲是连接MAC与规则匹配和状态检测的枢纽.高速数据缓冲的良好设计是突破吞吐速率瓶颈的关键.提出了一种基于FPGA的千兆硬件防火墙高速数据缓冲的实现方法,订制并精简了WISHBONE总线互连的方式,提出MAC与数据缓冲数据透明的设计方案从而大大提高通讯性能,给出了利用FPGA的BLOCKRAM实现同步/异步FIFO的一般方法,提出延迟判定和数据预取的方式解决空满判定和串联BLOCKRAM访问时延问题.高速数据缓冲的设计具有一定的通用性.

复杂负载下数据缓冲区自适应调度方法仿真

传统数据缓冲区调度方法调度时间长、调度结果误差大且不能够完全应对复杂负载问题。因此提出了复杂负载下数据缓冲区自适应调度方法,通过构建模拟数据缓冲区来定义调整的方向,在缓冲数据中,利用操控行为和代替方法之间进行相互不变性推测,获取数据缓冲错失函数;通过引用能力制约条件,将时间分成一些零碎的小片段,利用数据缓冲错失,获取时间约束模型;引入时间约束模型,需要依据时间顺序对事件进行调顺序,结合根据模拟自适应算法所得到的数据,使用雷达资源约束条件能够精准快速地衡量各种数据波束所要求的指令,获取自适应调度模型,为某一个调度间隔选取出最完善的自适应调度方法。通过仿真结果表明:上述方法能够完全应对复杂负载情况的问题,且数据缓冲区自适应调度时间短、调度结果误差小。

基于FPGA与DDR2 SDRAM的高速ADC采样数据缓冲器设计

介绍了一种基于现场可编程门阵列(FPGA)和第二代双倍数据率同步动态随机存取记忆体(DDR2)的高速模数转换(ADC)采样数据缓冲器设计方法,论述了在Xilinx V5 FPGA中如何实现高速同步时钟设计和高速数据同步接收设计。