基于神经网络的数模混合信号调制识别算法

通信信号调制识别技术可用于信号确认、干扰识别、电子战对抗以及星间链路通信等方面。针对低噪声下信号调制方式识别率低与识别种类少的问题,提出一种基于神经网络的数字模拟混合信号调制方式识别算法。简化并改进识别特征参数,降低参数对噪声干扰的敏感度,设计基于判决树的自动识别流程。通过自适应学习速率选取最优隐含层节点数,改进BP神经网络算法。结合判决树和改进的神经网络算法,给出基于神经网络的算法调制方式识别方案。仿真结果表明,在信噪比不低于0 d B时,该算法的平均识别成功率达到98%以上。

数模混合信号集成电路测试系统的同步策略

介绍了数字同步的触发类型,给出了标准总线和非标准总线条件下的同步触发方案.对数模混合信号集成电路测试系统的同步、测量仪器内部时钟周期与数字周期的同步、采样频率与输入信号频率的同步进行了分析,并给出了相关参数的约束关系.提出了解决数模混合信号集成电路测试系统同步问题的有效方案,使数模混合信号集成电路测试系统准确、稳定和可靠.

一种提高数模混合信号测试精度的算法

文中论述了一种提高数模混合信号测试(基于DSP信号处理)精度的算法(以下称旋转数据算法),旋转数据算法是针对数模混合信号测试中异步采样的不连续性导致的频谱泄漏问题,而提出的消除频谱泄漏的算法。旋转数据算法的主要思想是:把数模混合电路的测试信号等效地看成由一个旋转向量在X轴上投影产生,当采样不连续时,采样数据经FFT变换后会产生频谱泄漏。通过适当地旋转向量,使不连续的采样连续,再利用这个向量旋转相位去修正采样数据,这样就解决了频谱泄漏问题。文中用VB程序实现了此算法,并讨论了在数模混合信号动态测试(SFDR、SNR、THD)中的应用。

一种从数模混合信号中提取数字信号的时域算法

介绍了一种基于信号幅度特征的时域提取算法,可以准确地从数模混合信号中提取数字信号。此算法的实现简单,不需要太高的处理速度就可实现实时处理,可应用在数模混合信道的数字解码器中,实现数模混合信道的数字通信。

模拟/混合信号硬件描述语言VHDL—AMS综述

介绍了 VHDL— AMS(VHDL 1 0 76.1 )——一种完全集成的混合信号设计语言 ,针对该语言的要素进行了探讨 ,通过描述该语言的理论基础、混合建模、语言和应用范围等 ,阐述了VHDL—

一种基于数模混合MCU设计的验证方法

文章以一款数模混合MCU芯片(MV06)为例,介绍了在Synopsys仿真环境下使用Discovery AMS仿真平台,进行混合同步仿真验证。文中详细介绍了数模混合信号验证的流程,并给出实验结果。MV06的流片成功说明了这种方法的可行性和有效性。

窄宽带数模混合情况下调制方式识别

为解决复合调制的窄带调幅-调频(AM-FM)、多音-调频(MTONE-FM)模拟信号和宽带(BPSK,QPSK)数字信号混合集合调制方式识别问题,提出基于全数字锁相环提取信号调制信息的识别方法。对窄带、宽带混合信号采用不同采样时钟的载波跟踪环路,利用载波跟踪频率结合解调信息对接收到的信号进行调制方式识别。和目前广泛使用的基于瞬时频率谱实时识别方法相比,具有更好的识别性能,并通过实验验证了算法的有效性。

一种数模混合SoC设计协同仿真的验证方法

数模混合信号仿真已经成为SoC芯片验证的重要环节。文章以一款固网短信电话专用SoC芯片为例,介绍一种使用Synopsys公司的NanoSim-VCS协同仿真环境进行仿真的验证方法,并给出验证结果。

一种智能化漏电保护芯片的设计

提出了一种智能化漏电保护芯片。电路基于0.6μm CMOS工艺、采用数模混合信号设计,并用全定制的方法实现。与现有模拟漏电保护芯片相比,该芯片具有较高的智能化:对输入信号是否有效进行辨识,以排除干扰,减少误动作;采用数字延时代替现有的RC延时方式,大大提高了控制精度及三级匹配;三级保护的不同应用环境的可编程性;实现智能化开关控制;具有报警功能,保障安全。由于芯片的大部分功能由数字电路实现,大大降低了功耗。通过采用全定制的方法,优化电路和版图设计,减少了芯片面积,降低了成本。

基于PSoC的V/F转换器实现

介绍一种可编程系统芯片PSoC(Programmable System on-Chip)的主要功能,逻辑结构及其系统实现。分析了V/F转换器的基本原理,提出了在传统V/F转换器的基础上,通过使用PSoC上的数模混合信号阵列芯片实现压频转换的功能。相比传统技术,新设计方式易于多功能集成,简化了外围电路,具有成本低廉,精度高,功耗低,可靠性好的优点。

基于Quartet测试系统的高速DAC芯片测试

介绍了通用DAC芯片的主要测量参数及其测试方法。并以12-bit高速DAC芯片ISL5861为例,利用Credence公司的数模混合信号测试系统Quartet实现对高速数模转换芯片进行测试。

一种新型的耐高压箝位ESD保护电路设计

对全芯片的静电释放(ESD)防护进行了设计与研究,提出了一种新的耐高压增强型箝位ESD芯片保护电路。该ESD保护电路由2个电阻、2个电容和3个MOS管组成,包含1个静电检测模块。仿真结果显示,此电路能完美实现ESD保护作用,可以承受5 kV的瞬时高压。

高增益CMOS折叠式共源共栅运算放大器的设计

运算放大器在模拟电路系统及数模混合信号电路系统中非常重要,是电路系统中的基础功能模块,对电路系统的各项性能指标实现起到关键性的作用。本文提出了一种高增益折叠式共源共栅(cascode)运算放大器。其输入端采用折叠式共源共栅结构,有效的提高了电路的增益和PSRR(电源电压抑制比)值。在0.18μm CMOS工艺下对电路进行了仿真分析,SPICE的模拟结果表明,该运算放大器的增益为110dB,单位增益带宽为74.3MHz,相位裕度为54.4°,CMRR为120dB,PSRR为84.6dB。

UDC圆满结束ADI市场战略升级

目前，半导体公司的竞争触角早已深入到大学资源，所谓未雨绸缪，各种大学计划的背后正是企业产品在广大的未来工程师们的经验领域的软着陆。ADI公司的中国大学创新设计竞赛（UDC—University Design Competition）正是其中深具影响力的一个活动。日前，该公司2009中国UDC圆满结束，