超高重频卫星激光测距时序电路实现及应用

高重频卫星激光测距(Satellite Laser Ranging,SLR)具有精度高、捕获快、观测数据量大、可靠性高等优势。但随着重复频率提升至百千赫兹以上,现有测量时序电路无法达到系统运行处理速度和实时后向散射规避等要求。本文提出超高重频卫星激光测距时序电路设计方法,采用FPGA代替控制计算机进行门控距离实时计算,精确产生门控信号控制探测器开启,并使用了收发交替的方式实时调整激光点火信号以规避后向散射干扰。能够自主完成激光测距中距离门控输出时刻的计算、存储和信号输出,最高工作频率大于500 kHz,满足百千赫兹超高频率测距的要求。该系统已成功应用于上海天文台100 kHz重复率SLR,标准点精度突破200μm,验证了基于FPGA的测距时序电路的正确性和潜力。该电路设计简单、分辨率高、上位机交互方便,为百kHz~MHz的超高重频SLR系统时序控制电路设计提供有效解决方案。

多变量三值时序电路综合

本文提出多变量三值时序电路综合基平方法．首先从转移条件推出电路方程，使功能复杂的多变量三值时序电路易于实现．接着本文研究电路状态分配原则和指数运算定理．最后扩展三值非完全描述的概念，用以表达任意型触发器的激励函数．

动态时序电路和广义时序机

本文基于用广义输入信号表示的广义时序机，研究动态时序电路.考虑电容负载时得出了动态单元电路特征方程，利用电容存储信息和触发器的类似性，建立了时序电路统一理论，将常规时序电路和动态时序电路理论统一起来.证明实现动态时序电路的条件，结合实例论述各型动态时序电路、伪动态时序电路和静态时序电路的开关级结构间的等价转换.

同步时序电路设计的状态分配技术

给出寻求较佳或最佳状态分配的六条一般规则，并通过实例设计说明其应用．

时序电路的形式化证明

对硬件的形式化验证是硬件验证的一个发展方向,形式化验证一个时序电路就是证明电路的实现是否满足他的规格描述。本文提出了用等式逻辑ε的一个公式Ws来表示电路的实现,用T em pura的程序B表示对该电路的特性描述。公式P B引入来证明电路的正确性,这里P是电路的初始状态,是从Ws中抽取的,另外还要从Ws提取输出等式。这样,一旦证明了P B,就能证明实现满足规格描述。最后,给出了一个例子来说明此证明方法。

基于蚂蚁算法和遗传算法的同步时序电路初始化

本文针对时序电路的初始化提出一种新的实现方法 .在电路没有设置一个总复位信号的情况下 ,必须使得电路状态由未知变为已知 ,电路才能正常工作 .本文用逻辑初始化方式 ,通过将蚂蚁算法和遗传算法交叉生成初始化序列 ,最大限度地初始化触发器 ,实现电路的初始化 .实验结果表明 。

智能型高速CCD相机的时序电路的研制

首先详细地介绍了几种传统时序电路的实现方法与各自存在的优缺点 ,然后对 isp L SI器件的性能特点以及 TDI- CCD相机的组成结构、工作原理进行了简要地阐述 ,最后对采用 isp L SI器件实现 CCD相机时序电路的全过程进行了全面、细致地分析。本文结合实际课题 ,已由在线可编程大规模逻辑器件实现了高速 TDI- CCD相机的时序电路。此相机系统具有一些重要参数 (行周期、TDI级数、视频信号的增益、偏置参数 ) ,并可以灵活控制。同时该系统又具有高可靠性、高稳定性、低功耗等特点。

基于差错传播概率矩阵的时序电路软错误可靠性评估

在深亚微米及纳米级集成电路设计过程中,电路的可靠性评估是非常重要的一个环节.该文提出了一种基于差错传播概率矩阵(Error Propagation Probability Matrix,EPPM)的时序电路软错误可靠性评估方法,即先将逻辑门和触发器在当前时钟周期对差错的传播概率用4种EPPM表示,再利用自定义的矩阵并积运算计算多周期情况下的差错传播概率,最后结合二项分布的特点计算时序电路的可靠度.用ISCAS’89基准电路为对象进行实验,结果表明所提方法是准确和有效的.

基于低功耗双边沿JK触发器的异步时序电路设计

从JK触发器的激励表出发,介绍了基于单边沿JK触发器的同步时序电路和异步时序电路设计,提出了双边沿JK触发器的完整状态方程,并以此为基础讨论了基于双边沿JK触发器的异步时序电路的设计方法.

基于蚂蚁算法和遗传算法的时序电路测试生成

为提高时序电路的测试生成效率,该文提出一种新的基于蚂蚁算法和遗传算法的时序电路测试矢量生成算法。针对国际标准时序电路的实验结果表明,该交叉算法既充分发挥了两种算法的优点,又克服了各自的缺点, 与其它同类测试生成算法相比,获得了较好的故障覆盖率和测试集。说明采用蚂蚁算法和遗传算法的交叉算法是成功的。

基于概率转移矩阵的时序电路可靠度估计方法

传统的概率转移矩阵(Probabilistic Transfer Matrix,PTM)方法是一种能够比较精确地估计软差错对门级电路可靠度影响的方法,但现有的方法只适用于组合逻辑电路的可靠度估计.本文提出基于PTM的时序电路可靠度估计方法(reliability estimation of Sequential circuits based on PTM,S-PTM),先把待评估时序电路划分为输出逻辑模块和次态逻辑模块,然后用本文提出的时序电路PTM计算模型得到电路的PTM,最后根据输入信号的概率分布计算出时序电路的可靠度.用ISCAS 89基准电路为对象进行实验和验证,实验表明所提方法是准确和合理的.

基于CPLD和VHDL的一种线阵CCD驱动时序电路的设计与实现

CCD作为一种应用广泛的新型半导体光电器件，驱动时序电路的实现是其应用的关键问题，运用VHDL硬件描述语言，结合复杂可编程逻辑器件CPLD，完成了对CCD的驱动时序电路的设计，给出了部分VHDL语言源代码，利用MAX+plusⅡ软件实现了时序仿真，讨论了VHDL语言设计中的一些问题。

蚂蚁算法在时序电路测试生成中的应用研究

数字集成电路的发展对测试提出了日益紧迫的要求 ,测试已成为妨碍LSI/VLSI付诸应用的瓶颈问题。尤其时序电路的测试生成 ,理论上是个没有完全解决的问题。通过结合电路的结构信息 ,提出了基于蚂蚁算法的时序电路自动测试生成 ,该算法分初始化和故障检测两个阶段实现。实验结果表明 ,基于蚂蚁算法的测试生成能取得较好的故障覆盖率 ,并且测试生成所耗费的CPU时间非常短 ,说明这是个值得探索的方法。

边沿取样电路和同步动态时序电路综合

本文提出用电容代替触发器作为记忆元件的双边沿同步动态时序电路（ＳＤＳＣ）的综合方法．基于电路三要素（信号、网络和负载）理论，首先推导出边沿取样定理；接着研究普适双边沿状态图和电路图的关系，再将卡诺图方法由门级发展到元件级；最后提出ＳＤＳＣ的状态编码原则，从而形成有效的ＳＤＳＣ的综合方法，用此方法设计了一些结构极简单的动态电路，诸如错码检测电路仅用２２个ＭＯＳ管，８４２１ＢＣＤ码十进制计数器仅用３１个ＭＯＳ管等．

形式验证中同步时序电路的VHDL描述到S^2-FSM的转换

符号模型检查（ＳｙｍｂｏｌｉｃＭｏｄｅｌＣｈｅｃｋｉｎｇ，ＳＭＣ）是一种有效的形式验证方法．该方法主要有２个难点：一个是建模，即如何建立并用有限内存来表示电路的状态机模型；另一个是在此模型基础上的验证算法．由于验证时间和有限状态机模型的大小是直接相关的，因而模型的大小就成为ＳＭＣ中的关键问题．本文提出一种基于同步电路行为描述的新的有限状态机模型Ｓ２－ＦＳＭ，并给出从同步电路的ＶＨＤＬ描述建立这种模型的过程．由于该模型的状态转换函数是基于时钟周期的，消去了与时钟无关的大量中间变量，所以同Ｄｅｈａｒｂｅ提出的模型相比，它的状态数大大减少．若干电路的实验结果表明，该模型由于减少了状态规模，建模时间和可达性分析时间大大减少，效果十分显著．

基于粒子群算法的时序电路测试生成

本文论述了将粒子群算法应用在时序电路自动测试生成的研究结果。结合时序电路的特点,构造测试生成的粒子表达方式,建立自动测试生成离散粒子群速度-位置模型,通过群体中粒子间的合作与竞争产生的群体智能指导优化搜索。针对国际标准时序电路的验证结果表明,与同类算法相比,该算法可以获得较高的故障覆盖率和较小的测试矢量集。

基于FPGA的一种长线阵CCD驱动时序电路设计

驱动时序电路的设计是CCD应用的关键技术,在分析ATMEL公司的TH7834C型长线阵CCD器件驱动时序关系的基础上,设计了TH7834C的驱动时序电路。选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序电路进行了硬件描述,采用EDA软件对所设计的驱动时序进行了功能仿真,针对ALTERA公司的现场可编程门阵列EPF10K30RC240-3进行了适配。工程实践结果表明,所设计的驱动时序电路不仅可以满足TH7834C型CCD的驱动要求,而且该驱动电路结构简单、功耗小、成本低、抗干扰能力强,具有较高的实用价值,适用于其它型号的CCD。

基于分离时序电路的逻辑设计关键技术研究

结合工程实际应用,对分离时序电路中的软件逻辑设计进行研究。分析了关键时间参数的存储原理及流程,并针对电路中输入信号出现的抖动干扰,提出了两种能够实现可靠消抖的软件消抖算法。通过对不同输入信号干扰的产生原理、抖动时间、最适消抖时长的研究计算,以及对不同消抖算法的特点和硬件资源占用量的分析,选择合适的消抖算法。经波形仿真和试验结果证明,关键时间参数存储准确无误,两种算法消抖完整、可靠,满足了工程实际需求,该逻辑设计已应用到实际环境中。

异步时序电路分析的一种OBDD方法

对异步时序电路的分析和使用是一个比较困难的问题 ,所以 ,异步时序电路的实际应用范围远不如同步时序电路 .通过改进 JR Burch等提出的分析方法 ,使之适用于异步时序电路 .该方法使用基于 OBDD的布尔特征函数来表示电路的转移关系 ,并通过基于 OBDD的布尔函数的运算来确定异步时序电路的稳定状态、及当输入改变时电路的下一个稳定状态 。

同步和异步时序电路的统一设计和分析理论

本文讨论了时钟信号的普遍描述和含时钟信号的触发器次态方程,并在此基础上提出了同步和异步时序电路的统一设计和分析理论。该理论的有效性已由实例予以证明。