具有开窗口功能的高帧频面阵CCD时序驱动研究

随着机器视觉技术的不断发展和光电检测领域实际需要的变化,在许多检测环境下需要帧频非常高的面阵CCD相机系统。而市面上常见的科学级相机帧频大都在几十赫兹,这对于闭环检测带宽要求非常高的系统来说远远不够。能否大幅提高检测环节的带宽,成为闭环检测系统能否实现的关键。针对这样的情况,研制了具有"开窗口"功能的面阵CCD相机,该技术通过减少输出像元个数,只输出包含有检测信息的有效像元信号,从而缩短水平位移输出时间,最终提高了相机的帧频。本文阐述了使用面阵CCD TC237来实现开窗口功能的时序驱动方法及其对帧频影响的研究。根据窗口开设的大小和位置的不同,帧频可以提高到几百至几千赫兹。

CCD时序驱动电路设计

文中以IL-C6-2048C型CCD为例,介绍基于CPLD的CCD时序驱动电路的设汁方法。结果表明,本设计各项参数及指标均符合实际工作需要。此方法也可适用于其它类型的CCD驱动电路设计。

三电平阶梯波形CCD时序驱动电路设计

针对某些CCD的时序信号有三个电平阶梯的时序波的形式,对其进行时序和驱动设计是比较复杂的,有必要探讨设计一种简单可行的电路以降低设计和调试复杂度。探讨了几种可行的方案,对这几种方案进行了研究比较。介绍了利用一个运算放大器和两个驱动器设计的方案,具有电路结构简单,使用元器件数量少,通用性强,得到的波形足够精确。

FPGA中低噪声CCD时序驱动电路设计

在分析Toshiba公司TCD1209D型CCD工作原理的基础上,分析了驱动时序的关系,详细介绍了驱动电路的设计和实现方法。用Verilog语言设计了TCD1209D的驱动时序控制电路;选用CycloneIV系列FPGA器件,使用QuartusII软件对设计电路进行了功能仿真,实现了TCD1209D的高速时序驱动;在CycloneIV芯片平台上测试了TCD1209D的实际输出信号。实验结果显示,CCD信号噪声较小,验证了所设计驱动电路的可行性,确定了相关双采样的时刻和位置,为小型CCD测量系统的设计提供了有益参考。

一种基于组的时序驱动布局规划方法

本文提出了一种基于组的时序驱动布局规划方法,它利用现有的EDA工具将网表划分为组,并充分利用设计师的体系结构经验进行布局、调整和优化。该方法能在设计早期获取较为准确的线负载模型,提高前端与后端的一致性,并且可以以组为单位规划电源和地的布局,提高布通率。该方法在已研制成功的32位嵌入式微处理器Estar的物理设计中得到实际应用。结果表明,该方法能够有效地改善关键路径时序和加快设计进程。

FPGA并行时序驱动布局算法

传统的基于模拟退火的现场可编程门阵列(FPGA)时序驱动布局算法在时延代价的计算上存在一定误差,已有的时序优化算法能够改善布局质量,但增加了时耗。针对上述问题,提出一种基于事务内存(TM)的并行FPGA时序布局算法TM_DCP。将退火过程分发至多线程执行,利用TM机制保证共享内存访问的合法性,并将改进的时序优化算法嵌入到事务中并发执行。测试结果表明,与通用布局布线工具相比,8线程下的TM_DCP算法在总线长仅有轻微增加的情况下,关键路径时延平均降低了4.2%,同时获得了1.7倍的加速,且其执行速度随线程数的增加具有较好的可扩展性。

一种多线程FPGA时序驱动布线算法

随着现场可编程门阵列(FPGA)器件尺寸不断增大,计算机辅助设计(CAD)工具运行时间成为突出的问题。布线是FPGA的CAD流程中最为耗时的一个阶段,一种能有效缩短布线时间的方法就是并行布线。本文提出一种减少FPGA时序驱动布线算法运行时间的多线程方法。该算法首先将信号按照线网的扇出数量进行排序,再将排序后的线网均匀分配到各个线程中,最后并发执行所有的线程。在布线质量没有受到显著影响的前提下,即线长增加2.58%,关键路径延时增加1.78%的情况下,相对于传统通用布局布线工具(VPR)时序驱动布线算法8线程下的加速比为2.46。

时序驱动的详细布局方法

针对超大规模集成电路布局过程中时序优化问题,提出一种时序驱动的详细布局方法。对设计进行时序分析并获取时序违反路径集合,对路径上两个连续固定单元间的线网进行平滑处理,以减小路径曲折度以及减少线长。再针对每一个可移动单元与其相邻的线网建立二次规划时序模型,求解局部最优布局位置。对于给定的测试电路,实验结果表明,最差的时序违反与总的时序违反均有明显改善,采用ICCAD2015竞赛的测试模板和评价方法,总的时序性能有45~350 min的提升。

利用普通CCD实现百万帧/秒超高速成像的时序驱动技术

提出了基于普通CCD的掩模式成像技术来大幅提高CCD的图像获取速度,实现百万帧/秒的CCD时序驱动方法。介绍了加掩模后CCD的工作过程,利用掩模把普通CCD的光敏区划分为带有存储区的像素阵列,实现了普通CCD的片上存储功能。分析了利用普通CCD实现百万帧/秒超高帧频的时序驱动方法,掩模形状决定了帧速,帧数和图像的分辨率。对系统的时序结构、电荷转移方式和驱动电路进行了说明,通过特殊驱动电路和图像处理软件设计实现了百万帧/秒的超高帧频。最后,对驱动时序进行了仿真和实验验证。采用条状孔阵列掩模,基于普通CCD图像传感器进行了百万帧/秒工作速度的验证,获得了14幅79pixel×79pixel的图像,其帧频达到200×104 frame/s。文章所述技术具有一定的通用性。

基于KSC-1000TG的面阵CCD相机时序驱动系统设计

CCD相机驱动系统是CCD相机的重要组成部分,它主要由时序驱动系统和电源驱动系统组成。本文主要介绍CCD专用时序驱动芯片KSC-1000TG的主要特点与性能参数,设计了一种基于KSC-1000TG的CCD时序驱动系统,并且对该系统进行了硬件电路设计和软件仿真,并在实际电路中对该系统进行了测试。测试结果表明,该设计方案的CCD驱动时钟频率达到22.9MHz,数据输出率达0.9帧/s,完全满足CCD的驱动需求。

基于双模式驱动时序InSAR技术对天津滨海国际机场形变监测

为解决传统地面监测手段成本高、观测周期长等问题,时序干涉合成孔径雷达(InSAR)技术广泛应用于机场形变监测研究中,但不同单一时序InSAR技术均存在监测缺陷。差分干涉测量短基线时序分析技术(SBAS-InSAR)技术仅适用于大范围区域监测,缺乏单个地表点分析。永久散射体合成孔径干涉测量(PS-InSAR)技术过度依赖相干性,局限于线性形变。为解决单一化监测手段所存在的问题,采用双模式驱动时序InSAR(DMTS-InSAR)技术对机场形变进行分析。基于21景Sentinel-1A升轨雷达影像,以天津滨海国际机场局部区域为研究区,对DMTS-InSAR技术的监测结果进行评估,克服了单一技术分析的局限性。评估后发现滨海国际机场局部区域存在沉降现象,其中机场停机坪处的形变最为显著,最大垂直沉降速率达到25 mm/a。结果表明,利用DMTS-InSAR技术监测机场形变,可获取更为准确可靠的形变结果。

面阵CCD相机驱动时序的研究

面阵CCD是应用于图像传感和非接触测量领域中重要的光电器件,在光电检测技术领域应用广泛.介绍了美国TI公司的面阵CCD TC237B的结构特性及工作原理,简要介绍了多种CCD时序驱动的方法,重点对逐行扫描单输出方式的驱动时序进行了全面、细致的分析.本文结合实际课题,使用在线可编程大规模逻辑器件实现了要时序产生电路.同时,该系统具有高可靠性、高稳定性、编程灵活等特点.

一种新型CCD的驱动时序产生方法

随着CCD应用的日益广泛,传统的时序驱动电路设计已不能满足CCD应用的需要。以一种新型ILX526A CCD为例,简要分析其结构原理和驱动时序特点,给出设计其时序驱动电路需要注意的问题,最后结合可编程逻辑器件CPLD和硬件描述语言VHDL,完成该CCD的驱动电路设计,并进行仿真和实验测试。结果表明所设计的CCD驱动电路具有硬件电路简单、集成度高、可靠性好的特点,能够满足ILX526A芯片多路驱动时序的要求。

基于FPGA的线阵CCDTCD1501D驱动时序电路的设计

针对电荷耦合器件CCD在进行图像扫描时需要稳定的外部驱动电路支持才能工作,本文介绍了利用Verilog HDL(硬件描述语言)编写TCD1501D型号线阵CCD驱动时序的实现方法,并对工作时序做了分析,还详细介绍了用Verilog HDL完成驱动时序的源代码,最后利用Modelsim进行仿真验证。

基于CPLD的可选输出CCD驱动时序设计

在分析了CCD器件驱动时序关系的基础上,设计了可选输出的驱动时序发生器.作为卫星上的有效载荷,CCD成像系统可以根据入射能量的多少及探测分辨率的需求,以单像元或像元二合一方式输出.选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述,采用MaxplusⅡ对所设计的驱动时序发生器进行了仿真,针对Altera公司的可编程逻辑器件EPM7128SLC84-7进行适配.系统测试结果表明,所研制的驱动时序发生器可以满足高速CCD成像仪的驱动要求.

基于驱动时序控制CCD曝光时间的设计与实现

针对不带电子快门的帧转移型面阵CCD成像探测器,提出了一种全新的,通过驱动时序控制CCD曝光时间的方法。基于Sarnoff公司的高性能背照式帧转移型面阵CCD传感器,通过软件控制驱动时序信号,将一帧之内多余时间段的电荷迅速排放掉。在系统帧频为100 fps时,测量了曝光时间分别为2、4、6,9.96 ms(全曝光)条件下CCD的输出信号幅值变化情况,并利用Matlab对连续输出100帧图像的平均灰度值进行分析计算。结果表明:该方法有效地实现了CCD曝光时间的控制,且仅通过软件调节,易于实现,可以广泛应用于不带电子快门的帧转移型面阵CCD成像器件。

基于FPGA的全帧型面阵CCD驱动时序设计

在介绍全帧型面阵CCD的结构和特点的基础上,分析了该类型CCD的驱动信号和时序,并针对CCD442A型CCD设计出了一种基于现场可编程门阵列(FPGA)的全帧型面阵CCD驱动时序。采用集成开发环境和自上而下的模块化设计方法,实现了硬件设计的软件化,提高了开发效率。

基于CPLD的空间面阵CCD相机驱动时序发生器的设计与硬件实现

在分析e2v公司的CCD47-20 Backthinned NIMO型CCD器件驱动时序关系的基础上,设计了可调帧频和曝光时间的空间面阵CCD相机驱动时序发生器及其硬件电路.选用可编程逻辑器件作为硬件设计载体,使用VHDL语言对驱动时序发生器进行了硬件描述.针对ALTERA公司的EPM9400LC84-15对设计进行了RTL级仿真及配置,完成了时序发生器的硬件电路.硬件实验结果表明,所研制的驱动时序发生器不仅可以满足空间CCD相机的驱动要求,而且还可以调节帧频和曝光时间.

基于FPGA的空间面阵CCD相机驱动时序发生器与下位机的一体化设计

在分析e2v公司的CCD47-20 Backthinned NIMO型CCD器件驱动时序关系的基础上结合空间面阵CCD相机电子系统的总体要求,完成了基于FPGA的驱动时序发生器与下位机一体化设计。选用FPGA器件作为硬件设计栽体,使用VHDL语言对一体化的时序与控制通系统进行了硬件描述。针对ALTERA公司的FPGA器件EPlC6Q240C8对设计进行了RTL仿真及配置,完成了一体化系统的硬件电路。硬件实验结果表明,所研制的基于FPGA的一体的时序与控制通信系统不仅可以满足CCD芯片和视频处理的时序要求,还可以与CCD相机上机进行可靠的串行通信,监测和控制相机的工作状态.

线阵CCD驱动时序及信号采集系统的设计

文中设计介绍了一种基于FPGA和ARM的线阵CCD传感器驱动时序和信号采集的实现方法。该系统通过分析TCD1707D线阵CCD的驱动时序,采用Verilog HDL硬件描述语言设计出驱动脉冲电路。CCD正常工作后,产生的模拟信号经过预处理和高速A/D转换送入FPGA的基本宏功能模块FIFO(先进先出数据缓存器),通过异步缓存实现ARM处理器对采集信号的主控及后续应用。线阵CCD驱动时序及信号采集系统,是基于CCD传感器图像处理系统的重要组成部分,经过上位测试平台验证,能够提供准确的数字图像信号。