基于IEEE 802.1AS的多跳时钟同步算法与系统实现

针对现有IEEE 802.1AS协议中单一主时钟无法保障多跳网络下高精度同步的问题,提出一种基于多属性决策的冗余时钟同步方法.首先,基于链路拥塞程度、节点拓扑属性和时钟源质量系数对时钟属性值进行建模;其次,采用多属性决策算法选取最佳主时钟并生成冗余时钟序列表;最后,利用FPGA(Field Programmable Gate Array)平台设计并实现冗余时钟同步系统,同时搭建真实网络环境对所提方法进行测试.结果表明,相较于现有方法,时钟同步精度提升了68%,主时钟失效后重新同步所需收敛时间减小了60%.

一种趣味LED时钟的设计

为激发学生课堂学习激情,提升学习效率,本文提出一种趣味LED时钟的设计方案。该时钟包含LED时钟,闹铃,炫彩LED,随机转盘,光电交互,触摸交互,温度显示等功能,该时钟以STC8H1K08-TSSOP20单片机为主控单元,采用DS1302外部时钟芯片,具备长时间待机工作效果,刻度的60颗LED阵列采用74HC595串级解决方案,具备3个功能按钮和一个电源开关,供电采用干电池和USB互补供电模式,光电交互采用光敏电阻串联分压方式设计,结合高精度12位ADC实现人机交互体验,触摸交互采用人体触摸电阻设计方案,温度采集采用DS18B20数字温度传感器,结合时钟LED刻度,实现温度采集显示。该时钟专业综合度高,趣味性强,成本低等特点,使其在课堂教学,科普纪念品方面具有较高性价比。

为什么时钟的指针不向左转

“嘀嗒——嘀嗒——”桌上的时钟正在辛勤地工作。突然,秒针停住脚步,不走了。时针连忙问道:“秒针,你怎么不动了?”秒针无精打采地说道:“我不想再往右转啦!我想向左转。”“这可不行!”时针连忙摆摆手。“为什么呢?”秒针很好奇。

时间的秘密:时钟、日历与数学的关系

时间是人类社会发展的重要基础,贯穿于我们日常生活的方方面面。时钟和日历作为时间的记录工具,不仅帮助我们规划生活,更蕴含着数学原理和科学知识。时钟指针在螺旋般的运动中,体现着数学的规律与美感;日历的编制则依赖于天文学和数学。这些看似简单的工具背后,隐藏着丰富的数学与科学知识。通过探索时钟、日历与数学之间的关系,我们能更好地把握时间,珍惜时间。

SDH传输网络时钟倒换分析及配置优化方案

针对广州局厦深线SDH传输网络时钟倒换过程中出现的时钟环路问题,通过研究SDH网元的组网架构,确认在时钟倒换过程中,各网元SDH的时钟来源发生了变化;分析SDH的常见时钟源种类,确认SDH时钟根据同步状态信息来区分时钟同步质量等级;分析SDH时钟倒换流程,明确广州局SDH同步时钟组网配置的原则,由此提出SDH时钟配置的优化方案;结合厦深线SDH网元的组网架构,优化SDH网元主备定时链路时钟配置。调整后进行复测,该方案极大程度降低了SDH网元发生时钟环路的风险,对铁路通信设备维护具有参考意义。

基于合并时钟域的片上时钟描述优化方法

多时钟域的可测试性设计有两种描述片上时钟(On Chip Clock,OCC)行为的方法:时钟控制定义(Clock Control Definition,CCD)和命名捕获过程(Named Capture Procedure,NCP)。但这两种方法都存在不足:CCD无法定义复杂的时钟方案和捕获方案;NCP所需的测试向量数目多,运行时间久。有鉴于此,提出了一种合并时钟域NCP方法。合并时钟域NCP提高了对时钟、捕获方案、流程的可控性,弥补了CCD不可控的不足。实验数据表明,合并时钟域NCP在不影响覆盖率的情况下,为固定型故障(Stuck At Fault,SAF)节省约28%的测试向量数量和22%的运行时间,为跳变延迟型故障(Transition Delay Fault,TDF)节省约18%的测试向量数量和13%的运行时间,提升了测试向量的效率,弥补了NCP的不足。

融合早期时钟流程与CCOpt的时钟树优化

随着集成电路工艺节点的演进,芯片集成规模的不断扩大以及工作频率的提高,传统时钟树综合策略无法满足目前芯片设计的时序要求。时钟协同优化(CCOpt)技术不能有效解决时钟树综合后的绕线拥塞和时钟门控路径的时序优化不佳问题。为此,提出一种融合早期时钟流程和CCOpt技术的时钟树优化方法,通过在标准单元布局阶段提前构建时钟树,对时钟树绕线、时钟单元驱动和间距进行约束,并运用和调控CCOpt的有用偏差技术,对数据和时钟路径同时进行优化来完成时钟树综合。将该方法应用到6 nm工艺下的PCIe模块进行验证,实验结果表明,该方法能有效缓解时钟树综合后的绕线拥塞,最差时序违例值降低了63.6%,时钟门控路径时序优化了20.3%,时钟网络功耗降低了1.54%,整体面积减小1.8%,有效提高了芯片的性能。

高动态跳频信号时钟同步设计与实现

由于跳频信号各跳之间的符号速率和符号数量不一致,特别是低速跳只含少量符号,导致时钟误差提取困难。针对高动态下的跳频信号时钟同步难题,提出基于频偏估计的钟偏反馈调整方法。该方法通过同步序列进行频率估计和钟偏估计,并结合反馈方法调整钟偏和时钟跟踪,实现了高精度时钟同步。仿真结果表明:该方法适应飞行速度7.9 km/s、加速度0.2 km/s2的超高动态,定时同步性能优越,定时精度满足高速跳频信号解调要求,且解调损失小于0.1 dB。

基于无迹卡尔曼滤波的精密时钟同步算法

工业以太网中,各设备对时钟同步精度的要求越来越高。以IEEE1588协议理论为基础,设计一种基于无迹卡尔曼滤波的时钟同步算法。通过对PTP得到的时间差进行观测,获取对下一个周期时钟偏差、时钟频率的估计值,使用该估计值校正从时钟频率和时钟偏差,以保证时钟同步。实验证明,该方法能够有效提高时钟同步精度。

数字音频传输系统的时钟同步

归纳了数字音频传输系统中常用的时钟信号,针对常见的时钟同步问题提出相应解决方式及措施,主要探讨了同步时钟系统的主时钟选择、异步时钟系统间的信号互通及基于云平台的音视频同步技术,以及解决时钟抖动引起的量化误差的方法。

基于PI闭环反馈的EtherCAT分布式时钟漂移补偿优化

接入工业总线的设备的增加会导致高延迟等同步性问题。基于EtherCAT对分布式时钟同步算法进行研究与分析,针对其在漂移补偿过程中存在补偿精度低的问题,提出了一种基于闭环反馈控制思想的动态漂移补偿算法。算法先利用定点数改进本地时钟,再利用PI控制调节漂移补偿值。最后搭建了测试平台,包括基于SOEM实现的主站与基于STM32+FPGA架构实现的从站,优化前后的算法分别在FPGA中实现。测试结果表明:定点数改进的本地时钟分辨率可以达到2^(-20) ns, PI闭环反馈优化后的漂移补偿算法可以将同步误差降低到25 ns之内,明显提高从站之间的同步性能。

同步数字系统时钟分布及偏斜补偿技术研究

本文从时钟系统的两个主要参数——时钟偏斜和抖动对系统性能的影响入手,对现有的高性能VLSI同步数字系统中的时钟分布网络和偏斜补偿技术进行了研究和分类,并从体系结构、偏斜补偿的精度、抖动、功耗以及实现的难易度等方面对各种补偿技术进行了比较和分析。

SoC设计中的时钟低功耗技术

针对时钟网络在SoC芯片中的作用和时钟网络自身的特点,研究并实现3种时钟低功耗技术,包括在系统级采用动态时钟管理技术动态地关断和配置芯片内各模块的时钟,在逻辑综合时基于功耗优化工具Power Compiler插入门控时钟单元,在时钟树综合时以时钟树规模为目标进行低功耗时钟树综合。在音视频解码芯片的设计中采用以上3种技术,结果表明其功耗优化效果明显。

一种改进型FBT时钟树结构

针对混合型鱼骨平衡树(FBT)时钟结构的优缺点,结合宏单元的特性,提出了一种针对触发器与宏单元共存的改进型FBT时钟树结构,并总结出一种快速实现该时钟树的方法。在相同条件下,采用该方法实现的时钟树结构与二叉树型、鱼骨型时钟结构和传统的FBT时钟树结构进行比较,结果显示:鱼骨型时钟结构的时序质量最差;改进型FBT时钟树比二叉树型时钟树减少了15%的时钟延时和35%的时钟偏差,且整个过程的实现时间是传统FBT时钟树的30%。

应用于0.5~12.5Gb/s CMOS时钟数据恢复电路的相位插值器设计

文中采用28 nm CMOS工艺,设计了一款应用于半速率CDR电路中的相位插值器。该插值器采用锁相环提供的正交参考时钟,通过编码控制的DAC电流源调整电流权重控制输出相位,一个周期内可实现128次相位插值。为了提高接收器在多通道、多协议的性能,提出了输入时钟整形电路对斜率进行调节,提高了线性度。仿真结果表明,插值器在6.25 GHz工作频率下线性度良好,微分非线性(DNL)最大不超过1 LSB,积分非线性(INL)最大不超过2 LSB,实现了高线性度、宽频率范围的设计目标。

基于时钟循环神经网络的光伏故障诊断

光伏电站大多地处恶劣环境,遭受风沙雨雪腐蚀,电池板容易出现多类型故障,如何对故障进行有效识别与定位尤为重要。为此,提出了一种基于时钟循环神经网络(clockwork-recurrent neural network,CW-RNN)的光伏故障诊断策略。首先,建立了光伏阵列系统仿真模型,分析了光伏发电故障的成因,模拟了不同故障下的光伏阵列输出特征;其次,采用CW-RNN方法建立了故障诊断模型,对光伏阵列故障进行识别与定位;最后,基于实时数据库系统搭建了光伏发电故障分析平台,对所提出的故障诊断模型性能进行验证,结果表明其有效性和准确性,对光伏电站高效地进行故障准确识别与定位具有一定参考意义。

超大规模集成电路的时钟偏斜及其补偿技术

微处理器急剧增长的性能要求对时钟分布网络设计提出了严峻的挑战,45nm以下的后纳米电路阶段,时钟偏移调整、片内外时钟相位的同步、低功耗时钟分布网络设计是高速时钟分布网络设计面临的关键问题。本文介绍了有关时钟偏斜的背景知识,总结了近年来微处理器时钟偏斜补偿技术的最新进展,并对其可能的发展方向进行了展望。

物联网智能北斗时钟的设计与实现

传统的数字时钟功能单一,且易受环境温度等因素影响出现误差。本设计基于北斗卫星导航系统的精准授时技术,结合单片机主控系统、传感器模块、WiFi模块和LCD12864模块,实现日期、时间的实时获取和显示、语音闹钟的设置和提醒、LCD背景灯光的自动开关、温湿度数据的检测和监控报警等功能。其中,闹钟、温湿度等数据的功能设置和信息获取均可通过手机端进行远程无线智能语音交互,实现北斗数字时钟的物联网智能控制。

一款0.16 mm^(2)基于180 nm CMOS采用全局去偏斜的半速率8×2.5 Gb/s时钟转发架构接收机

在时钟转发架构的高速有线通信接收机中,需要去偏斜电路实现时钟与数据之间的最佳采样关系,并保证多路数据的同步。本文提出了一种全局去偏斜方案,仅采用一路数据与时钟进行对齐,并通过时钟延时匹配与分布技术实现多路数据同步,减小了各通道独立去偏斜方案带来的功耗与面积开销。所提出的接收机由8路数据通道、1路半速率转发时钟通道与基于延迟锁定环路的全局去偏斜电路构成。基于180 nm CMOS工艺,在2.5 Gb/s数据率下,可去除输入时钟与数据任意偏斜,得到位于数据中心的采样相位,同时具有时钟占空比校准能力。在1.8 V电源电压下,所提出的接收机总功耗为187 mW,总面积为0.16 mm^(2),对比各通道独立去偏斜方案,功耗和面积开销分别节约了45.2%与62.8%。

辛伐他汀预防小鼠高脂血症合并脑缺血损伤及其对时钟基因的调控

目的探讨辛伐他汀对小鼠高血脂合并脑缺血再灌注损伤(CIRI)的预防作用及机制。方法将60只C57BL/6J小鼠分为假手术组、CIRI组〔采用大脑中动脉阻塞再灌注法(MCAO/R)制备小鼠CIRI模型〕、高脂组(ip给予泊洛沙姆407)、高脂+CIRI组(ip给予泊洛沙姆407,24 h后MCAO/R造模)、高脂+CIRI+辛伐他汀5和10 mg·kg^(-1)组(先ig给予辛伐他汀连续7 d,后按照高脂+CIRI组处理)。再灌注24 h后,对各组小鼠进行神经功能缺损评分;转棒实验测定掉落潜伏期;自主活动测试小鼠活动次数;TTC染色测定脑梗死体积;激光散斑血流成像检测小鼠脑血流量;取全血分离血清,并测定总胆固醇(TC)、甘油三酯(TG)、低密度脂蛋白胆固醇(LDL-C)、丙二醛(MDA)和谷胱甘肽过氧化物酶(GSH-PX)含量;实时荧光定量PCR和Westen印迹法检测小鼠右脑皮质时钟基因Rev-erbα和Bmal1 mRNA及蛋白表达水平。结果与假手术组相比,CIRI组小鼠神经功能缺损评分升高(P<0.01),掉落潜伏期缩短(P<0.01),活动次数减少(P<0.01)。与CIRI组相比,高脂+CIRI组小鼠神经功能损伤加重(P<0.01);脑梗死体积显著增加(P<0.01);脑血流量显著降低(P<0.01);血清中TC,TG,LDL-C及MDA含量显著升高(P<0.01),GSH-PX水平显著降低(P<0.01);脑皮质Rev-erbαmRNA和蛋白表达水平显著下调(P<0.01);Bmal1 mRNA和蛋白表达水平显著上调(P<0.01)。与高脂+CIRI组相比,高脂+CIRI+辛伐他汀5和10 mg·kg^(-1)组小鼠神经功能损伤减轻(P<0.01);脑梗死体积显著减小(P<0.01);脑血流量显著增加(P<0.01);血清中TC,TG,LDL-C及MDA含量显著降低(P<0.01),GSH-PX水平显著升高(P<0.01);脑皮质Rev-erbαmRNA和蛋白表达水平显著上调(P<0.01);Bmal1 mRNA和蛋白表达水平显著下调(P<0.01)。结论辛伐他汀预防性给药能有效减轻小鼠高脂血症合并CIRI,其机制与其降血脂及调节时钟基因表达有关。