一种FPGA时钟频率动态重置设计

所谓时钟频率动态重置,即通过软件动态地改变电路的工作时钟频率。本文结合作者项目研发,提出一种基于DCM的时钟频率动态重置算法。通过采用一个状态机动态驱动FPGA数字时钟管理器DCM的动态重配置端口DRP,不需要向FPGA重新加载新的比特数据流就可以对DCM进行参数设置,以达到软件动态改变电路模块工作频率的功能。硬件上,我们设计了一个用户可控的时钟频率动态重置系统,用户通过上位机直接输入相应参数即可改变相应模块的工作频率。

GPS接收机时钟频率漂移误差分析及模型预测

针对由于接收机和全球定位系统(GPS)时钟频率不同步而给GPS观测量引入时钟频率误差的问题,采用Allan方差法分析了GPS接收机内部时钟频率漂移所包含的随机误差成分,确定出其主要随机项,并依据时间序列分析理论建立了GPS接收机时钟频率漂移的ARMA(Auto-regressive and moving average model)模型。通过对多组数据的模型外推预测效果及残差序列的分析,验证了该模型的正确性。采用该方法可以对GPS的观测量进行实时时钟频率误差修正,故提高了观测量的精度。

R-TWR:一种基于时钟频率比的TOA测距新方案

TWR(Two Way Ranging)和SDS-TWR(Symmetric Double Side-Two Way Ranging)是IEEE802.15.4a中定义的两种TOA测距方案,主要用于无基础设施和额外同步机制条件下的节点定位/跟踪等应用.通过分析指出:TWR测距方案具有较高的测距容量且对节点移动的敏感度低,但其测距误差较大;SDS-TWR虽然能有效降低时钟频偏带来的测距误差,但其测距容量较低并且对节点移动的敏感度高.在此基础上,提出一种基于时钟频率比的TOA测距新方案R-TWR(Frequency Ratio BasedTWR).分析及仿真证明,该方案能达到SDS-TWR方案的测距准确度,并和TWR一样对节点移动的具有较高的测距容量和较低的移动敏感度.

标准51单片机在任意时钟频率下产生任意波特率的独特方法

为了实现标准51单片机在6、12、24 MHz等时钟频率下产生任意的波特率,将波特率发生器中定时计数器的16次(或32次)溢出分为两部分,一部分是连续15次(或31次)的快速溢出,此时定时器T_1的初值为0FFH,定时器只需一个定时周期就可以溢出,这样需要15个(或31个)时间单位,然后用串行数据传输一位数据所需的时间减去之前那15(或31个)定时周期,余下的时间为用定时器T_0准确地定时。故此可以在任意时钟频率下产生任意的波特率。

一种基于LCoS时序彩色显示降低SDRAM时钟频率的方法

提出了一种3W_FIFO+1SDRAM+1R_FIFO架构的LCoS时序彩色显示系统,降低了对SDRAM时钟频率的要求,提高了系统稳定性。分析了常规LCoS时序彩色显示和本文研究的改进型硬件架构上的不同,改进型通过3个W_FIFO将RGB数据分开存储到SDRAM不同位置,再通过R_FIFO从SDRAM不同位置读出分离的RGB信号,以此来提高数据传输效率;接着通过理论计算和Modelsim软件仿真,来验证系统在降低SDRAM的时钟频率情况下,也能够正常稳定工作。

相干光OFDM系统中基于导频辅助的采样时钟频率偏差估计和补偿算法

基于导频辅助法,对相干光正交频分复用系统中采样时钟频率偏差进行估计和补偿,并研究了导频的插入位置对该算法补偿效果的影响,通过对五种不同的导频插入位置进行分析和比较,得到最优导频插入位置.仿真结果表明:本文算法即使在较大的频率偏移情况下也有较好的补偿效果,并且采用该方法得到的光信噪比损耗不到1dB,可以有效地降低系统成本;不同导频插入位置对算法的补偿效果会产生影响,在较小采样频率偏移范围内时,导频平均插入方式为最优.如果采样频率偏移量较大,在导频平均插入不能很好地补偿的情况下,导频应尽量插在低频位置.

深究时钟频率的来龙去脉

一首美妙的乐曲会有一个主旋律，而电脑的主旋律就是CPU的时钟频率，主频，外频和倍频，它们从何而来？锁频、超频，又是怎么回事呢？

时钟频率和二级缓存大小对CPU效率的影响

提升处理器时钟频率和二级缓存的大小是提升CPU效率的方法。文章在对AMD Athlon64实际测试的基础上,概要地从理论上分别阐述了时钟频率和二级缓存对CPU效率影响的原理,侧重分析了在不同应用环境中二级缓存和时钟频率的大小对CPU效率产生不同影响的原因,并提出了二级缓存对CPU效率影响的最佳容量的概念,可使大家对CPU的效率有一个更清楚的认识。

一种基于混合模式时钟管理器的时钟频率动态重置改进算法

针对现有混合模式时钟管理器(Mixed-Mode Clock Manager,MMCM)动态重置算法占用大量ROM空间、与用户交互性不强的问题,提出一种MMCM动态重置改进型算法(IDRA).MMCM有7个输出端,可为不同电路模块提供时钟信号,直接输入MMCM输出端口序号和频率值即可改变相应端口的输出时钟频率.动态重置端口(Dynamic reconfiguration port,DRP)与加强型MMCM原型连接,采用状态机来驱动DRP,顺序实现读取输出端口寄存器地址、选择改变输出时钟频率或相移、读取分频值、使能端口寄存器读写等功能.最后,给出0号输出端口时钟频率由100MHz降为50MHz的仿真波形,此频率可变范围为4.69～700MHz.

基于总线负载的SoC自适应时钟频率调节系统

针对当前总线频率配置存在静态预设方式性能浪费高、动态调频方式调节滞后、调节粒度粗和硬件开销过大等问题,提出了一种片上系统中基于总线负载的自适应时钟频率调节系统。通过总线时钟的选择性关断和基于总线历史负载状态的负载预测技术,有效解决了上述问题。SoC的总线功耗由36.089 mW降低到19.581 mW,下降了45.74%。

428XL仪器时钟频率的测试及分析方法

以前,除了早期模拟仪器时代进行过仪器时钟频率的检测以外,进入数字仪器时代以后,多年的地震仪器检测项目中是没有这项的。近年来,地震勘探要求的勘探精度越来越高,对地震数据精细处理和解释的要求也越来越高,因此再次提出要求测试地震仪器的时钟频率。428XL仪器操作手册要求每年都要对仪器的时钟频率进行测试和校准,同时越来越多的甲方也要求地震承包商必须完成这项测试。由于相关客户以前很少甚至没有进行过这项测试,所以大家对此知之甚少。本文根据仪器厂家和相关甲方指导,介绍了使用频率计和信号发生器测试428XL仪器时钟频率的方法,并给出了分析测试数据的方法。

GSM基站时钟频率测试浅谈

本文分析了GSM基站时钟频率对通信的影响,指出了时钟频率测试的必要性,介绍了石英晶振时基与铷时基技术的差异,提出了基站时钟频率的测试方法。

空调中时钟频率引起干扰及其解决办法

介绍了空调产品在电磁兼容测试中由时钟频率而引发的干扰问题,并且提供了它的容性解决方案.

用递增时钟频率法提高A/D转换速度

通过对逐次逼近方式A/D转换器的测定和分析说明:这种方式的A/D转换器用固定时钟频率进行转换未能完全发挥其潜在的性能.因此,介绍一种能充分利用其潜在性能的方法,即递增时钟频率法,并以例说明:改进后A/D的转换时间是显著地缩短了.

EnDat 2.2--时钟频率翻倍提高至16MHz

海德汉公司的EnDat接口早已成为行业标准,现在它又被海德汉公司提升到崭新高度。双向EnDat2.2接口的时钟频率现已提高到16MHz，能满足直接驱动这类高动态性能要求的应用，特别是电子工业的应用。时钟频率从8MHz提高到16MHz将大大缩短读取位置信息所需时间，还可以大幅缩短周期时间。也就是说EnDat2.2是基于RS485电气标准的传输速度最快的纯数字位置编码器接口。

Atmel时钟频率达1.2Gsps的DAC

Atmel公司发布一款10bit数模转换器(DAC)，其时钟频率高达1．2Gbps。据称该器件可生成宽带模型和高频信号，而在输出频率高达1650MHz情况下性能也能得到保证。其内嵌一个4：1多路复用功能，可方便连接标准FPGA，减少系统设计方面的限制。这一功能方便宽带应用中使用直接数字合成技术，这些应用包括宽带接收机、高速调制解调器、自动测试设备、任意波形发生器和雷达设备。

德州仪器新型LVDS收发器支持用于消费类应用的时钟频率

7月15日，德州仪器（TI）宣布推出一款14位低电压差分信号（LVDS）串行器／解串器（SERDES），该器件无需外接锁相环（PLL）组件即可支持10～100MHz范围的PLL，非常适用于各种要求双向数据流的消费类应用，如可读、写数据的存储器卡等。