一种用于宽电源电压域的高速低功耗动态比较器

针对工业生产和车机系统中电压摆幅过大影响传统动态比较器精度和稳定性的问题,基于SMIC 90 nm CMOS工艺,设计了一种面向浮栅型的一次性可编程非易失性存储器的动态电流比较器。并设计了一种随电源电压变化的偏置电路,为比较器提供基准电压和电流。在动态电流比较器的第一级中,利用电流缓冲器结构隔离后续电路对输入信号的影响,通过比较存储单元电流与基准电流,生成比较结果,同时通过基准电流限制高压时的电流。比较结果经共源极放大器放大后与基准电压进行二次比较,以提升读取的准确性和速度。流片验证结果表明,与采用传统动态比较器的存储器相比,本设计读取速度提高了73.2%,低压工作条件下的读取准确性提高了95.2%,同时功耗降低了35.7%,外围电路面积减小了79.1%。

一种低延时低功耗PWM比较器电路设计

设计了一种基于HHGrace 0.35μm BCD工艺的低延时低功耗电压型静态脉冲宽度调制(Pulse Width Modulation,PWM)比较器,主要应用于高频低功耗的开关电源系统。设计中包含动态尾电流源和改进型正反馈放大器,以改进传统跨导放大器(Operational Transconductance Amplifier,OTA)型比较器高延迟和高功耗等问题。仿真结果表明:在1.2~5.0 V供电电压范围内稳定工作,最大上升沿延时35 ns,最大下降沿延时41 ns,支持6 MHz开关频率的系统,比较精度8 mV,失调电压439μV,静态功耗仅为2.5μA(1.2 V供电)和4.4μA(5.0 V供电)。

高速比较器与时钟驱动器电源模块电磁敏感性研究

高空电磁脉冲(HEMP)能够对电子器件或系统产生不可忽视的电磁脉冲效应。选取高速比较器与时钟驱动器,采用脉冲电流注入(PCI)的实验方法研究这两种器件电源模块的电磁敏感性。试验结果表明:双指数脉冲电流的上升沿是引起高速比较器与时钟驱动器输出扰动的主要原因,且扰动幅度都受到注入脉冲电流幅值的影响;高速比较器工作在不同电平时电源模块的电磁敏感性不同;高速比较器与时钟驱动器在不同工作频率下会表现出不同的电磁敏感性。研究结果对电子器件或系统的电磁敏感性分析与加固具有一定的指导意义。

一种基于MIPI D-PHY物理层的高速比较器

基于MIPI D-PHY物理层传输协议,文章设计一种高速低功耗的自偏置比较器电路,并对电路进行理论分析和仿真验证。该高速比较器总体结构由二级运放构成:共栅极和共源极以及工作在线性区的NMOS管组成第1级放大结构;电流源作负载的四管运放组成第2级放大结构。差分信号通过NMOS源极进行输入,提升信号的共模电压接收范围。电路结构中无额外电流源偏置,提高数据传输速率的同时减小了功耗。基于SMIC 0.18μm CMOS工艺设计,采用1.8 V电压供电,仿真结果表明:高速比较器能准确接收低共模电平的差分信号,直流增益为37.4 dB,传输速率达到2.5 Gb/s,功耗达到326μW/(Gb/s),可以接收到差分信号的共模电平范围为30~330 mV。

用于Pipelined-SAR模数转换芯片中的高精度比较器设计

设计了一款可用于18 bit、2 Ms/s的流水线型逐次逼近型模数转换器(Pipelined-SAR ADC)的高精度比较器,该比较器的结构为三级预放大器+锁存器(latch),同时采用了一种失调电压消除技术,有效减小了比较器的失调电压。在TSMC 0.18μm的工艺下,使用Spectre对比较器进行仿真,结果表明,该比较器在1.8 mW的功耗下,输入失调电压标准差为131μV,噪声电压为15μV,满足高精度和低功耗的要求。

基于集成运算放大器的电压比较器实验综述报告

电压比较器是集成运算放大器工作在非线性区的典型应用,本文对几种典型电压比较器的实验原理进行了详细分析,对实验中的重点和难点进行了阐述,为电压比较器实验提供了理论依据,为后续的实验奠定了坚实的基础。

一种基于时间偏差的动态比较器失调电压校正方法

低失调电压是高速高分辨率动态比较器设计中最为关键的指标之一。现有的失调电压的分析模型和校正方法都是基于传统的电压、电流和负载的维度,忽视了动态比较器时间域维度失配引入的失调电压。针对该问题,提出了一种非平衡电流充放电理论模型。对比传统分析模型,提出的新模型不受电路直流工作点限制,且可以覆盖电压、电流、负载和时间全维度失调电压产生机理的分析。基于该模型分别对3种典型失配机理产生的失调电压进行量化分析。同时,根据时间域失配机理分析提出了一种新的基于时间偏差的高能效失调电压校正方法,相较于传统电压补偿或负载补偿的方法,新的校正方法不是通过改变比较器充放电曲线的斜率补偿失调电压的影响;而是通过改变比较器充放电曲线的开启时刻补偿失调电压的影响。根据65 nm CMOS工艺设计实例的蒙特卡洛仿真结果,新的失调电压校正方法的校正精度可以从传统的小于几毫伏精度提升到小于0.5 mV精度,同时无需额外复杂辅助电路,更适用于高速高能效动态比较器的设计实现。

带窗口比较器的高速RS-485接收器

将窗口比较器和高速比较器相结合,在实现RS-485接收器开路、短路和端接失效保护功能的前提下,解决了阈值偏斜方法造成的工作速率低的问题。采用5 V工艺,在稍增接收器静态功耗(5%)和版图面积(10%)后,将工作速率提高到50 Mbit/s。

一种迟滞电压线性可编程比较器设计

提出了一种迟滞电压线性可编程型比较器,该电路在比较器的输出端口加入反馈结构,通过控制反馈电流支路的注入个数,使得比较器在设计范围内具有线性可控的迟滞电压,在不同应用环境下可实现抗噪与反应速度的最优组合,解决了高速测试过程中对迟滞电压可线性编程的需求。该迟滞电压线性可编程比较器电路在40 nm互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺下实现。仿真结果表明,在3.3 V工作电压、27℃环境温度、tt工艺角条件下,电路的最大功耗为102.4μW,传输延迟为10 ns,在补偿电流个数取2到6时,迟滞电压线性控制效果最明显。

应用于低功耗模/数转换器的低电源电压时间域比较器

针对传统逐次逼近型模/数转换器(Successive Approximation Analog to Digital Converter,SAR ADC)中的电压域比较器存在延迟大、功耗高等问题,本文设计了一款应用于SAR ADC的低功耗时间域比较器。该比较器通过引入高增益的时间放大器(Time Amplifier,TA)成功实现了相位积累速度的指数级增加,有效减小了输入信号相位脱离鉴相器的“死区”所需的振荡周期数,缩短了比较延迟,优化了比较的速度和功耗。该比较器基于65 nm CMOS工艺进行设计,在0.4 V电源电压下功耗仅5.24 nW,失调电压为5.99 mV。

一种高速高精度比较器的设计

基于预放大锁存快速比较理论,提出了一种高速高精度CMOS比较器的电路拓扑.该比较器采用负载管并联负电阻的方式提高预放大器增益,以降低失调电压.采用预设静态电流的方式提高再生锁存级的再生能力,以提高比较器的速度.在TSMC0.18μm工艺模型下,采用Cadence Specture进行仿真.结果表明,该比较器在时钟频率为1GHz时,分辨率可以达到0.6mV,传输延迟时间为320ps,功耗为1mW.

高速CMOS预放大-锁存比较器设计

基于预放大-锁存理论,提出了一种带1级预放大器的高速CMOS锁存比较器电路拓扑 结构;阐述了其传输延迟时间、回馈噪声和输入失调电压的改进方法。采用典型的0.35μm／3.3 V 硅CMOS工艺模型,通过Cadence进行模拟验证,得到其传输延迟时间380 ps,失调电压6.8 mV, 回馈噪声对输入信号产生的毛刺峰峰值500μV,功耗612μW。该电路的失调电压和回馈噪声与带 两级(或两级以上)CMOS预放大锁存比较器的指标相近,且明显优于锁存比较器。其功耗和传输 延迟时间介于两种比较器之间。该电路可用于高速A／D转换器模块与IP核设计。

几种用于高速数字通信系统中的锁存比较器

在分析、比较了高速数字系统中常用的几种低耗锁存比较器电路的基础上,重新提出了三种新颖的高速、低耗锁存比较器,其中有两种是BiCMOS锁存比较电路。经过仿真试验后,说明了这几种锁存比较器完全满足于高速数字通信系统的性能要求。

低功耗高速比较器的新结构设计

阐述通过优化电路结构设计,采用低功耗工艺和设计技术,实施智能控制和自适应调节策略,运用比较器阈值的灵活调节技术,开发一种卓越性能的比较器。仿真实验表明,该比较器反应迅速,稳定性强,适合低能耗和高速响应的应用环境。

提高LM339过零比较器精度的一种电路

提高ＬＭ３３９过零比较器精度的一种电路哈尔滨工业大学电器教研室佟为明哈尔滨市建筑设计院电器室邸丽敏ＬＭ３３９为低功耗、低失调电压比较器，具有全温度范围内的失调电压漂移低，输入差动电压范围等于电源电压，能为ＴＴＬ、ＤＴＬ、ＥＣＬ、ＭＯＳ等逻辑系统兼容等...

一种低功耗高精度电流比较器的设计

针对传统电流比较器功耗高、精度低等问题,提出了一种基于Wilson电流源的CMOS电流比较器电路.它由Wilson电流源、差分放大器和输出增益级3部分组成.由于Wilson电流源具有较好的恒流特性以及较高的输出阻抗,所以该电流比较器具有较高的比较精度和低延迟的传播特性.采用TSMC 0.18 CMOS工艺HSPICE模型参数对该电流比较器的性能进行了模拟,该电路具有较高的比较精度,当参考输入电流为5 nA时,电路正常工作.当输入差分电流为1μA时延迟为2.2 ns,电路的功耗在TT(typical)工艺角下为95μW.结果表明,该CMOS电流比较器具有较大的速度/功耗比,性能受工艺偏差影响较小,适用于高速、低功耗电流模集成电路.

高速和超高速集成电压比较器分析

集成电压比较器正在朝着高速和超高速方向发展。通常,将响应时间(传输延迟时间)t_(PD)在40～14ns的比较器称为高速集成电压比较器;t_(PD)在10～1.5ns的称为超高速集成电压比较器。本文将对几个典型的高速和超高速集成电压比较器的工作原理、特性参数典型应用进行分析讨论。

高速高精度钟控比较器的设计

为满足10位高分辨率A/D转换器的需要,设计了一种高速高精度钟控电压比较器,着重对其速度和回馈噪声进行了分析与优化。该比较器采用前置预放大器结构实现了高比较精度,利用两级正反馈环路结构的比较锁存器提高了比较器的速度,隔离技术和互补技术的应用实现了低回馈噪声。基于TSMC 0.18μm CMOS标准工艺,用Ca-dence Spectre模拟器进行仿真验证,结果表明比较器的工作频率可达300 MHz,LSB(Least Significant Bit)为±1 mV,传输延时为360 ps,功耗为2.6 mW,可达到10位的比较精度。该电路可适用于高速高精度模数转换器与模拟IP核的设计。

高速比较器的设计机理研究

针对高速比较器,定性分析了影响比较器速度的因素,探讨了在设计预放大锁存比较器时,如何调整前置放大器增益大小及减小比较器延时,定量给出比较器的前置放大器的增益及延时时间。最后基于VIS 0.4μm BCD工艺,使用Hspice进行了电路仿真分析,仿真结果验证了理论分析的正确性。

一种由第二代电流传输器实现的电压比较器

本文提出了由单块第二代电流传输器组成的单限电压比较器、施密特触发器和窗口电压比较器，讨论了它们的性能参数及实验结果。