生成确定性测试图形的内建自测试方法

为了以低的硬件开销自动生成高效率的确定型测试图形,提出一种新型的内建自测试(BIST)方法.先对原型设计用自动测试图形工具生成长度短、故障覆盖率高的确定性测试图形,然后对生成的图形排序以取得低功耗测试序列,再选择状态机优化和综合方案,最后自动生成BIST电路描述.由于结合了确定性测试和伪随机测试的优点,该方法具有低功耗、长度短、故障覆盖率高、测试图形自动生成等特色,特别适于CMOS组合逻辑电路的测试.基于ISCAS85Benchmark的实验结果表明,所设计的BIST电路在硬件开销、速度、测试功耗等方面均优于传统的伪随机测试电路,测试时间显著减少.

一种低功耗测试图形的生成方法

为解决测试图形生成电路功耗高、硬件开销大、故障检测难等问题,提出了一种用于内建自测试的低功耗测试图形生成方法。该方法将种子向量和SIC计数器生成向量进行运算,产生MSIC测试向量。通过设计一种可配置SIC计数器和种子生成电路,证明了该方法中任意的2个MSIC图形在任何情况下都是相异的。以国际基准测试电路ISCAS’89为对象,在nangate 45nm工艺上的仿真实验表明,基于该方法的测试生成电路的平均功耗占被测电路正常工作时平均功耗的1%～3%;与传统的伪随机测试生成电路相比,该测试生成电路的测试功耗降低了5.48%～66.86%,且其所生成的测试图形具有唯一性、低跳变等特性。

基于CCD工艺的模型参数提取测试图形设计

介绍了一套基于CCD工艺的模型参数提取用测试图形(Testchip)设计方法。该Testchip的设计充分考虑了CCD工艺特征、中测测试条件、CCD放大器特性等各种关键因素,并在对应的工艺线进行流片,得到了完整的测试数据。

测试图形程序的进一步研究：PATTERN抽象及再实现

异构自动测试仪（ＡＴＥ）之间的测试图形程序移植是一项难度很高的工作。通常采用的方法是对测试图形向量进行逐条直移。这样，如果在异构ＡＴＥ测试图形语言之间找不到对应的语言成分，将导致实际有可能成功的移植失败。并且，即使这样移植成功，移植的测试图形程序可保证词法和语法的正确性，但在大多数情况下，这些程序仍不能在目标ＡＴＥ上正确运行。本文在详细分析了传统移植方法后，提出一种基于异构ＡＴＥ功能对等的移植方法，使测试图形程序在移植前后保持其意义的一致性。利用这种方法，可以大大提高测试图程序的可移植性。

硅栅CMOS集成电路测试图形的研究

本文介绍了用于硅栅CMOSIC园片级工艺诊断和可靠性监控的微电子测试图形。重点论述了(1)用于检测漏、源及多晶硅薄层电阻和因扩散及腐蚀引起的横向变化量的组合结构,(2)用于监测CMOSIC动态参数的结构设计及其对工艺的评价。

基于确定性测试图形的BIST构建方法

为降低内建自测试(Build-in Self Test,BIST)的测试功耗,提出了一种基于确定性测试图形的内建自测试构建方法:首先采用D算法生成测试所需的测试图形,然后使用粒子群算法对其进行优化,使内建自测试的功耗大幅度降低;文中最后以ISCAS’85Benchmark中的部分电路作为实验对象,并给出了测试图形优化前后的功耗数;实验结果证明该方法能够有效降低内建自测试的测试功耗,并且具有方法简单、无需额外硬件开销的特点。

拷贝法生成微处理器测试图形

本文举例说明 ROMCOPY 法生成 MC6802一类 LSI、VLSI 器件功能测试图形的过程。文章首先简介 ROMCOPY 法概要,接着叙述利用宏定义、宏语句编制宏源图形的方法和过程。然后给出了 MC6802指令的宏定义,在此基础上,编写测试图形程序。进而介绍图形程序的调试方法。最后使用 ROMCOPY 子程序,从样片拷贝出器件的正确期待值,以此制备出一个完整的MC6802逻辑功能测试图形。

异构ATE测试图形程序的移植研究

异构自动测试仪（ＡＴＥ）之间的测试图形程序移植是一项难度很高的工作．通常采用的方法是对测试图形向量进行逐条直译．这样，如果在异构ＡＴＥ测试图形语言之间找不到对应的语言成分，将导致实际有可能成功的移植失败．并且，即使这样移植成功，被移植的测试图形程序能够保证词法和语法的正确性，但在大多数情况下，这些程序仍不能在目标ＡＴＥ上正确运行．本章在详细分析了传统移植方法后，提出一种基于异构ＡＴＥ功能对等的移植方法，使测试图形程序在移植前后保持其意义的一致性．利用这种方法，可以大大提高测试图程序的可移植性．

测试图形法在Protos自动测试台中的应用

本文简要介绍Protos高速卷烟机自动测试台的工作原理及其图形测试输入法的基本应用。为检验某项功能,先给定输入测试图案,当被测系统的输出响应图案与输出预期响应图案一致时,说明此项功能检验正确。反之,有故障。

信息安全芯片测试中测试图形实时生成的方法

本文概述了TPM(可信平台模块)安全芯片在信息安全建设中的重要作用,以及TPM安全芯片的特点及测试难点,在测试TPM安全芯片过程中,自动下载密码时,可以根据密码算法的具体情况,采用不同的方法实时生成密码测试图形。本文重点介绍2种在测试TPM安全芯片中测试图形实时生成的方法,这2种方法从生成特定的安全算法密码到对芯片进行密码写入都是自动的、连续的、实时的。经在泰瑞达J750测试平台上实现一款信息安全芯片量产测试,证明了这2种方法是可行性的,高效的。

微处理器测试图形采集程序自动编程系统的设计

提出了微处理器ＭＰ测试图形采集程序自动编程系统的一种设计方案，系统在读入测试开发人员对ＭＰ的描述后，能自动建立ＭＰ的抽象模型并产生直接在Ｓ－１０测试仪上运行的ＦＡＣＴＯＲ语言ＭＰ测试图形采集程序．

存储器测试图形算法概述

存储器的高集成度化、高速化,为存储器测试带来了极大挑战。论文介绍了存储器测试图形的原理和发展,基于传统的存储器测试图形,综合描述了目前国内外几种较为新颖的且可用于实际工业生产的存储器测试图形改进算法。

一种易于线性压缩的测试图形生成方法

为解决VLSI测试中数据量大、功耗高和故障检测难等问题,提出一种易于线性压缩的测试图形生成方法(LCG法).与传统方法不同,LCG法先解析出一类每个向量内部具有线性关系的测试序列,这种线性关系是基于单输入变化序列的,构成的测试序列可有效地减少被测电路内部的开关活动.测试生成时只需搜索测试向量少量的位值,其他位的值按预定义的线性关系解析出,再通过故障模拟的方法确认测试图形.压缩后的测试图形为其少量位的内容,具有压缩率高、易于实现、功耗低和覆盖率高的特点.对ISCAS89中5个最大的基准电路的实验结果表明,LCG法在固定故障覆盖率大于96%的情况下,压缩率都在10倍以上,甚至可以达到100倍以上.

一种低功耗低成本测试图形的生成方法

针对半导体器件特征尺寸小、集成电路集成度和复杂度高导致的芯片测试功耗高、面积开销和测试数据量大等问题,提出了一种带广播结构的低功耗低成本内建自测试的测试图形生成方法,给出了硬件实现方式和测试方案。首先,该方法通过一个异或网络将线性反馈移位寄存器(LFSR)结构和Johnson计数器相结合,产生具有多维单输入跳变(MSIC)特性的测试向量;然后,通过复用测试生成结构,广播电路将测试向量扩展为能够填充更多扫描链的基于广播的多维单输入跳变(BMSIC)测试图形,从而减小了测试图形生成电路的面积开销;最后,以ISCAS’89系列中较大的5款电路为对象实验,结果表明,与MSIC测试生成电路相比,BMSIC测试图形生成方法可在确保低功耗高故障覆盖率基础上,减小50%左右的电路面积开销。

易于移植的测试图形程序编译器

利用ＵＮＩＸ的词法、语法分析器的自动生成工具ｌｅｘ、ｙａｃｃ，方便地构造了编译器的前端，同时提供了修改前端的便利。并还定义了面向测试图形的描述性中间语言。

利用微电子测试图形监控CCD工艺

本文根据硅CCD摄像器件的特点和要求,设计出一套可用来监控硅CCD工艺的测试图形,并把此套图形应用于实际的CCD工艺。实验分析其它工艺参数的同时,重点对存贮时间Tc和界面态密度Nss进行了研究。认为工艺过程引起存贮时间的下降,是由于工艺诱生位错的影响,而工艺诱生位错主要由多晶硅层上二次栅氧化的界面应力所导致;认为界面态密度主要取决于栅氧化和退火工艺,与中间工序的关系不明显。整个实验表明,用微电子测试图形监控CCD工艺、分析器件失效,是可行可靠的。

高密度印制板可靠性测试图形制作对策

文章主要介绍客户对印制板厂家做认证前,设计一些测试图形对PCB厂家进行验证,确认是否有制作其产品的能力,以实例的方式,重点对某些测试图形的设计目的、测试要求、方法进行讨论,并对做好这些测试图形提出对策。

PCI总线接口的验证平台及测试图形生成

本文描述了以某种PCI从设备接口芯片为被测对象的验证平台.原则上,该验证平台适用于从寄存器传输级、门级到布局布线后的各级目的性验证,属于动态模拟的范畴.整个平台由被测试模块、后端模块、激励生成模块、结果比较模块和时钟/复位产生模块构成,除被测模块外的各验证模块是行为描述的结果.文章最后讨论了基于该验证平台的测试图形生成方法.

BJ3140测试图形的交互移植研究

本文描述了测试开发系统ＴｅＤＳ中，ＢＪ３１４０测试机的图形语言的交互移植，解决ＴｅＤＳ图形中间格式语言与ＢＪ３１４０的测试图形语言的变换和生成问题。