基于流水线的RSA加密算法硬件实现

针对硬件实现高位RSA加密算法成本比较高的问题,在传统的基4蒙哥马利(Montgomery)算法上进行改进。首先引入CSA加法器快速完成大数的加法计算;然后在后处理上做优化,以减少每次蒙哥马利计算的大数个数;最后在计算RSA加密算法时加入了流水线,在并行执行RSA加密的条件下降低硬件资源的使用。在Xilinx XC7K410T系列的FPGA开发板上的实验结果表明,在保证加密速率的前提下,改进的RSA加密算法结构使用的硬件资源是原来并行结构的1/2,而且可以在更高的频率下工作。

FFT算法复杂度与硬件实现的分析

研究针对常用的几种快速傅里叶变换算法进行了多方面的分析,从运算原理出发研究了各种算法的运算量、复杂程度及适用性,并对相关文献进行了综述,归纳了不同算法在硬件实现上的特征。在对不同算法进行比较分析后得出结论:随着算法运算速度的提升,其硬件实现复杂度也相应增强,并且大多数实用性强的快速傅里叶变换(FFT)算法对于输入序列点数N都有一定要求。因此,在实际使用中需要根据不同的设计要求综合考虑,采用不同算法结合的方案。

卫星图像处理算法研究及其硬件实现

随着航天技术的快速发展,其空间遥感技术带来的数据逐渐扩增,传统存储器的处理办法无法有效匹配无损图像处理的存储需要,卫星的信息容量也导致了传输瓶颈的出现。要实现其卫星图像的有效处理,必须对卫星图像的算法和硬件进行重新构造。

物联网数字化抽油机控制系统的硬件实现

随着物联网技术的不断发展,其在工业领域也被广泛应用。基于此,深入研究物联网数字化抽油机控制系统的硬件实现,探讨了其在石油行业中的重要性和应用前景。首先,介绍抽油机在油田开采中的关键作用。其次,详细阐述物联网技术在抽油机控制中的应用原理。然后讨论数字化抽油机控制系统的硬件设计与实现过程,包括传感器的选择、嵌入式系统的设计、通信模块的应用等方面。最后,总结物联网数字化抽油机控制系统在提高采油效率、降低运维成本等方面的优势,并展望了其在未来的发展方向。

适于硬件实现的低复杂度图像压缩

针对普通压缩算法和基于DSP或PC机的实现方法已不能满足高速和小体积图像压缩的要求,本文以硬件实现高速图像压缩为目的,提出一种基于5/3小波变换的低复杂度图像压缩算法。该算法首先采用3级二维小波变换去除图像相关冗余,并根据小波子带的变换增益对其进行最佳量化,然后对量化后的LL子带进行二维预测,最后针对小波系数概率分布的特点,采用自适应零游程编码联合指数哥伦布编码实现图像压缩。该方法在保证较高压缩质量的同时,具有低复杂度和硬件易实现的特点,通过FPGA最快可实现高达175 Mpixel/s的超高速图像压缩,为高速图像压缩器件的研制提供了算法基础。

数字图像离散小波变换的原理与硬件实现分析

针对日益进步的图像变换编码技术 ,对目前已经纳入MPEG 4和JPEG2 0 0 0编码标准的采用离散小波变换进行数字图像编码的原理与硬件实现进行了综述介绍 .在分析小波变换快速算法的基础上 ,重点讨论了近 1 0年来所提出的各种离散小波变换硬件实现的典型结构 ,在硬件资源与处理速度两个方面进行了比较 .对于变换后的系数量化 ,总结了几种基于嵌入式零树小波编码的算法 ,比较其峰值信噪比和编码时间 .相较于离散余弦变换进行图像编码 ,采用离散小波变换在压缩效率。

一种模型预测控制器的FPGA硬件实现

针对快速动态系统对模型预测控制(MPC)的微型化和高实时性的需求,提出了一种MPC控制器的现场可编程门阵列(FPGA)硬件实现方法。MPC中的二次规划(QP)问题采用粒子群优化(PSO)算法进行求解。通过分析算法的特点,对算法计算步骤进行循环展开、流水线等优化处理,充分利用FPGA的硬件并行计算特性提高MPC的在线计算性能,最终得到MPC控制器的最优实现方案。最后以电子节气门的跟踪控制为例,在实验平台上进行了实时仿真实验,验证了基于FPGA硬件实现方法设计的MPC控制器的有效性和实时性。

高吞吐率、低能耗的SHA-1加密算法的硬件实现

安全散列算法被广泛应用于数据完整性验证、数字签名等领域,目前最常用的是SHA-1算法.为了满足实际应用对SHA-1计算速度和能耗的要求,提出了一种新的硬件实现方法,通过改变迭代结构,一次执行两轮操作,将80轮操作简化为40轮,进而大幅度提高SHA-1的吞吐率,并降低能耗.采用UMC0.25μm工艺实现该电路,相比于传统的实现方法,最大吞吐率提高了31%,能耗降低了20%.

CORDIC算法在DSP算法硬件实现中的应用进展

CORDIC算法被广泛应用于数字信号处理算法的硬件实现中。由于它将许多复杂的算术运算化成简单的加法和移位操作 ,因此它在许多 DSP算法的硬件实现中都有着极为重要的意义。有了它 ,许多难于实现而又极具应用价值的算术函数的硬件实现成为了可能。本文首先介绍了 CORDIC算法的理论概要 ,然后给出了 CORDIC算法在国内外的应用现状。最后 ,给出了作者自行设计的基于 CORDIC算法的可参数化的 FFT模型。

SHA-2(256,384,512)系列算法的硬件实现

在同一系统中存在着对安全性要求不同的应用,可能需要对SHA-256、SHA-384、SHA-512算法进行选择,目前大部分研究只是对这几种算法单独地进行了硬件实现.本文提出了一种SHA-2(256,384,512)系列算法的VLSI结构,基于这种结构,根据不同的要求,每一种SHA-2算法都可以单独灵活地执行.本文还对该系列算法和各个独立SHA-2算法的FPGA实现进行了比较,结果表明,在面积较SHA-256实现增加40%,而与SHA-384/512基本相同的情况下,频率可达到74MHz.

助听器多通道宽动态范围压缩的低功耗硬件实现

多通道宽动态范围压缩(WDRC)是数字助听器听力补偿的常用算法,其增益计算涉及较多非线性运算(对数、指数),硬件实现功耗较大.为解决该问题,根据增益计算中声压级(SPL)检测的特点,提出一种基于查表法的多通道WDRC低功耗硬件实现方法,将信号的平均能量直接映射为线性刻度的增益,完全避免了非线性运算.并且,该方法采用合适的表格区间划分达到较小的误差;对查表结果进行递归平滑,抑制增益波动的同时,可灵活调整启动时间和释放时间.仿真表明,该方法得到的增益与直接计算的结果比较吻合,且波动较小.此外,因无需对I/O曲线作分段线性的约束,使该方法具有较大的配置灵活性.在SMIC的0.13μm工艺条件下,基于该方法完成了32通道WDRC的VLSI设计并流片.实测结果表明,该设计的功耗仅为19.2μW.

工作于CBC模式的AES算法可重配置硬件实现

分组加密算法的工作模式选择对于敏感信息的安全至关重要。文中采用可重配置硬件设计了一个工作于CBC模式的AES核,并对关键单元的硬件设计进行了优化。仿真和实验测试结果表明,设计的AES核能够稳定地工作于CBC模式,实现对敏感信息的高速加密处理。

一种水声环境下易于硬件实现的盲波束形成方法研究

针对水声环境和水声信号的特点,提出了一种基于高阶累积量的神经网络盲波束形成算法。该方法把高阶累积量可消除高斯噪声干扰这一特性和神经网络可并行计算的结构优势有机地结合起来,不但有效地避免了矩阵求逆运算,而且易于用硬件实时实现盲最优波束形成。仿真实验验证了该算法的有效性和正确性。

适于硬件实现的无损图像压缩

针对常见嵌入式小波编码算法硬件实现困难、成本较高等问题,提出了一种适用于硬件实现的无损图像压缩算法。该算法根据子带属性的不同将小波系数分为1个低频子块和3个高频子块,然后使用不同的方法分别进行量化编码。对于低频子块,首先使用脉冲差分编码调制(DPCM)方法压缩其数据动态,然后使用改进的比特位平面编码算法编码输出对应码流;对于各高频子块,则使用提出的改进集合树分裂(SPIHT)算法分别进行量化编码。在改进的SPIHT算法中,通过加入A类集合的分类优化了码流输出;通过消除链表,降低了内存需求并避免了内存的动态管理;通过使用集合极值矩阵,避免了扫描过程中的重复判断,提高了编码效率。实验结果表明,与传统SPIHT算法相比,本文算法可使各国际标准测试图像的编码比特率均降低0.14bit/pixel以上,而编码速度提高3倍以上。该算法具有实时性高、内存需求低、适于硬件实现的特点。

一种用于IPSec协议的AES算法可重配置硬件实现

由于网络带宽的提高和IPSec协议的引入,有必要用硬件方式实现分组加密等计算密集型的任务以改善关键网络设备的安全处理性能和实时性.采用可重配置硬件,设计了一个用于IPSec协议的AES核;在对AES算法分析的基础上,对关键单元的硬件设计进行了优化.仿真和实验测试结果表明,本文设计的AES核在CBC工作模式下可以稳定地工作于52.6MH z,数据吞吐量达610M bps.

一种神经网络硬件实现的可重构设计

以BP网络为例,提出了一种可重构神经网络硬件实现方法。通过可重构体系结构、可重构部件的设计,可以灵活地实现不同规模、传递函数及学习方法的神经网络,从而搭建起神经网络快速硬件实现的平台。经过对一个模式识别问题的实现和测试,证明了这种设计方法的可行性。

一种多级数字混沌编码方案及其硬件实现

以驱动参量法作为同步实现模型,提出一种新的数字混沌通信方案,并对传统混沌加密方法进行了改进。将公钥与用于编码的私钥分离,攻击者只能得到公钥,只有权威的接收者才能得到私钥。针对此方案设计了基于ARM处理器的数字混沌通信编解码模块,试验结果证明该方案具有较好的实际意义和应用价值。

基于FPGA的BP神经网络硬件实现及改进

针对现场可编程逻辑门阵列(FPGA)实现BP神经网络仍存在的激活函数实现困难及输入输出吞吐量不够等几个关键性问题,采用平滑插值法对S型激活函数做进一步改进,在中间数据存储中提出采用寄存器循环缓存方式,在网络搭建中利用高效的FPGA深度流水线技术实现网络的串并联。通过上述3点技术处理,进一步提高BP神经网络的运算速度。实验数据统计分析结果表明,网络与期望输出全部样本误差均小于0.01情况下,收敛速度几近超出软件实现速度3个数量级,为人工神经网络的硬件实现提供了理论依据。

n×m涡卷混沌吸引子的研究及硬件实现

提出了产生n×m涡卷混沌吸引子的一种新方法,用三角波函数序列和阶跃函数序列构造网格多涡卷混沌系统,找出函数中平衡点和转折点的值,并对系统的基本动力学特性进行了研究,包括理论分析和计算机模拟仿真。用模块化的方法设计了现场可编程门阵列(FPGA)硬件实验电路,给出了相关的实验结果。计算机仿真和FPGA硬件实验结果相吻合,由此证明了该系统的混沌特性。

RSA算法的硬件实现

随着计算机和Internet技术的飞速发展,数据在传输过程中的安全性越来越受到重视。对数据进行加密处理成为一种最有效的方法。RSA加密算法是一种值得信赖的算法,但速度太慢是其缺点,而用硬件方法实现恰好可以克服这个缺点。本文主要介绍了RSA算法的硬件实现。