一种移相时钟驱动的低纹波四相位电荷泵设计

针对传统的四相时钟电荷泵纹波大的缺点,提出了一个通过移相时钟分时驱动的新型电荷泵结构.电荷泵主体采用两组互补并联结构的四相电荷泵,输出级采用交叉耦合结构,消除了最后一级阈值电压损失,此外在每级输出节点增加二极管连接的NMOS作为辅助管,增加预充电,缩短建立时间.该电荷泵系统不同于传统的单一时钟驱动电荷泵,采用移相时钟驱动多支路并联电荷泵,分时对输出节点进行充电,以降低负载电容充放电时间,降低输出电压纹波.基于SMIC 65 nm工艺的Cadence Spectre仿真结果表明,该电路输入电压为1.8 V,时钟为50 MHZ,输出目标电压10 V,负载电容50 pF,在400 uA的电流驱动能力下,输出电压纹波最大仅为2 mV.具有低纹波的优点.

基于多路数字移相时钟的瞬时测频模块设计

本文根据时钟数字移相原理,提出了一种新的瞬时测频方法,适用于捷变频雷达测频系统。该方案利用FPGA芯片内部的PLL产生了16路同频率但不同相位的移相时钟,结合等精度测频的原理,在实际闸门开启和关闭的时刻分别记录这16路时钟的电平信号得到时钟相位代码,通过代码转换和计算获得标准时钟计数值,等效为将单路标准时钟的频率提高16倍。实验板验证结果表明,该方案电路简单、成本低、性能稳定,能满足技术指标要求。

基于多路移相时钟的瞬时测频模块设计

本文根据时钟数字移相原理,提出了一种新的瞬时测频方法,适用于捷变频雷达测频系统。该方案利用FPGA芯片内部的PLL产生了4路同频率但不同相位的移相时钟,结合等精度测频的原理,在实际闸门开启时段分别对每路时钟的脉冲个数计数,通过计数值相加和计算获得标准时钟计数值,等效为将单路标准时钟的频率提高4倍。实验板验证结果表明,该方案电路简单、成本低、性能稳定,能满足技术指标要求。

基于时钟移相相或的高精度脉冲对产生方法

针对超分辨率三维选通成像中同步控制脉冲对精度低的问题,提出了时钟移相相或的高精度脉冲对产生方法。该方法首先对可编程器件的系统时钟进行等差相位的数字移相产生多路时钟信号,再根据脉冲对中延时值和脉宽值选择对应的两路时钟产生脉宽信号,最后将两路脉宽信号进行相或运算得到高精度的脉冲对信号。实验表明,该方法可以将延时和脉宽的控制精度提高到1ns,优于传统脉冲产生方法的5ns精度,使超分辨率三维选通成像系统在直径2.5m视场内的距离分辨率达到1cm,为对更小目标进行成像和识别提供技术基础。

高速数据采集系统中时钟模块的设计与实现

介绍了一种运用Altera公司的CycloneⅡ芯片EP2C35和TI公司的ADS2807为核心的基于PCI多通道高速数据采集系统的设计结构。通过对并行时间交替采样结构和原理的分析,重点描述了应用FPGA资源实现精准移相时钟模块的设计,从而实现了能满足整个系统要求的高精时钟模块。

基于FIFO和数字包络解调的脉内测频方法

依据等精度频率测量原理,提出了在FPGA内部运用FIFO、数字包络解调和多路移相时钟等技术的新型脉内测频方法,实现窄脉宽中频调制脉冲的频率测量,适用于脉冲雷达等瞬时测频系统。同时,也可实现对多个调制脉冲的测频计数值累加求平均,以达到更高的测量精度。此设计方案硬件电路结构简单、成本低,系统集成度高、稳定性好,实用性强。

网络式仪器总线同步协议的精确时间戳生成方法的研究

网络式仪器总线是一种基于M-LVDS技术的面向仪器应用的多主式仪器总线。由于仪器应用中对实时性的要求很高,基于IEEE-1588时间同步协议实现了网络式仪器总线的时间同步机制。为了获得更高的同步精度,设计了一种物理层时间标记的硬件电路。该电路采用移相时钟时间测量方法,用低速的时钟信号实现了高分辨率的时间标记电路。最后,采用Xilinx公司的Virtex5系列FPGA芯片研制了相应的测试平台。实验结果表明,在此测试平台上,网络式仪器总线的同步精度可达到10 ns。