等离子蚀刻挠性PI基材制作悬空引线及其参数优化

悬空引线的制作是挠性印制线路板制作的难点之一,需要在基材的某些区域蚀刻掉PI(聚酰亚胺)基材来满足设计的要求。目前采用的在基材上开窗口的方法有机械冲切、数控铣、化学试剂蚀刻法和等离子蚀刻法等。其中,等离子蚀刻法加工精度高、操作简便、清洁环保,但由于运行成本相对较高使其生产应用受到了限制。本文通过正交设计试验优化等离子蚀刻PI的参数,以达到充分利用气体、缩短等离子蚀刻时间的目的,从而大大降低等离子蚀刻过程的成本。并最终完成悬空引线的制作。

晶圆表面等离子蚀刻均匀性控制技术的进步

随着半导体的特征尺寸越来越小,其设计的复杂度日益增加。这就要求蚀刻工艺必须在更高粒度化层面具备复杂的调节能力,以满足更严格的均匀性要求。在工艺均匀性管理工作链中,晶圆表面等离子蚀刻的控制是一大关键因素,这些均匀性管理工作包括减少管芯间、晶圆间以及蚀刻腔间的差异性。正如本文讨论的,

等离子蚀刻气的命名规则

如果碳氢化合物的氢原子部分或全部被卤素(氟、氯、溴、碘)取代，就称之为卤代烃。现在，这类碳氢化合物在半导体元件等离子蚀刻工艺中得到了广泛的应用。但是，在等离子工艺产生之前，化学工业已给这类化合物规定了标识号码，如氟里昂-14中的“14”。这类标识号码是其化学名称的简写符号，但在微电子学领域里，了解这一点的人寥寥无几。

多层等离子体蚀刻技术的研究

干法刻蚀现已成为微小高深宽比结构加工与微细图形制作的重要手段。提出了一种新的干法刻蚀技术—多层等离子体蚀刻,充分利用腔体的空间布局,布置多层电极,并采用分层送气装置输送放电气体,实现多层同时进行刻蚀,可成倍提高产能。采用该技术刻蚀光阻为例,从空间与时间两个角度分析了工艺参数对刻蚀速率与均匀性的影响规律与作用机理。实验结果表明,极板间距为50/55/60mm(由下向上),工作压力为40 Pa,R[O2:Ar]为1/2,RF功率为600W时,整炉次刻蚀速率均值为14.395 nm/min,均匀性为9.8%,此时工艺最为合理。

等离子体蚀刻多晶硅深沟道研究

等离子体蚀刻硅深沟道用作存贮器件的储存电容有非常重要的作用,就等离子体在微电子制造领域中蚀刻二氧化硅,多晶硅的原理和如何控制形状(profile)和深沟道的深度做了研究,解释了HBr,NF3,He_30%O2气体,压力对蚀刻速率,Si/SiO2蚀刻选择比的影响.结果表明:蚀刻率随HBr流量的增大而增大,压力和侧壁保护气体He_30%O2控制着整个蚀刻图形.

等离子体蚀刻及其表面反应

本文所述等离子体蚀刻技术是超微细薄膜加工技术,它是半导体高集成器件的关键.LSI的高集成化需要大幅度提高微细化的水平,最近研究的存储器16M DRAM使用了0.5～0.6μm刻线的微细加工.

300mm圆片等离子体蚀刻系统发展面临挑战

向３００ｍｍ圆片的转变对蚀刻系统供应商提出了技术和经济上的挑战。变化的动力来自芯片制造商的希望和设备供应商的技术发展目标。转变需要新的设备和生产过程控制技术的重大进步，也对从经济到环境的诸方面提出了新要求。产量的挑战每个３００ｍｍ圆片生产的芯片是２０...

等离子体蚀刻在提高传感器芯片强度方面的研究

本文针对公司汽车传感器产品中超薄芯片(小于100微米)在贴片DB(“Die Bonding”,以下简称DB)工序中存在的断裂问题。通过测试晶圆磨削面的损伤层,发现不同颗粒的磨轮磨出的晶圆损伤层有显著的差异。因而将晶圆减薄的磨轮颗粒从2~6um(SD3000的磨轮)优化到1~3um(SD6000的磨轮),芯片断裂的比率有明显改善但仍然存在断裂的情况。为了进一步的减少损伤层,最初采用氩气电离产生的Ar+轰击去除研磨表面的损伤层,结果对芯片强度的改善亦不明显,分析是由于Ar+轰击产生了新的损伤层;进一步实验了CF4电离产生F-的等离子体化学蚀刻移除损伤层,通过TEM的测试显示芯片损伤层得到明显的减薄,压力测试计显示抗折强度提高到原来的3倍,最终解决了芯片断裂问题。