功率系统级芯片概念

文章提出了功率系统级芯片(PSoC,PowerSystemonChip)的概念,介绍了PSoC的几种基本技术;综述了该领域内近年来的一些研究成果:PSoC中超深亚微米非均匀沟道DMOS阈值特性,He注入高速瞬态特性,新型功率变换调制模式———脉冲跨周期调制(PSM,PulseSkipModulation)等。期望能对PSoC的发展起到抛砖引玉的作用。

基于一种新型嵌入式系统级芯片的无线数据采集系统的设计

nRF24E1收发器是NordicVLSI推出的一种系统级芯片,是世界上第一个全球2·4GHz通用的、完整的低成本射频系统级芯片;在遥控、遥测、汽车电子及无线数据采集方面有广阔应用前景。介绍了新型嵌入式系统级芯片24E1的结构及其各部分的功能,并以24E1为核心部件构建了一种新型的8路无线数据采集系统。并在此基础上进一步说明了该无线数据采集系统的硬件组成及其软件的工作流程和详细的程序结构。同传统的无线数据采集系统相比,有独特的自身优势。

基于系统级芯片和射频集成电路的无线网络卫星平台设计与验证

为解决传统卫星设计中有线连接带来的各种问题,提出了一种基于无线网络技术的卫星平台系统方案。该方案以嵌入式系统级芯片处理器及射频集成电路作为基本通信单元,进行了以星载计算机为核心的无线网络卫星平台结构的设计,集星务管理、任务管理和设备管理于一体的无线网络卫星通信协议的设计,星载计算机与其他分系统、部件和单元之间均采用无线方式进行数据交互,实现了无线网络卫星自主管理和即插即用,支持卫星的快速测试、快速集成和装配。通过无线网络卫星平台原型系统软硬件设计、实现及测试,验证了无线卫星平台的可行性和设计的正确性、有效性。

电子系统设计的新概念——系统级芯片

系统级芯片(SOC) 集成电路在过去30年的发展几乎完全遵循Moore定律,即集成电路的集成度每隔18个月就翻一番。进入90年代以后,集成电路仍保持着非常高的发展速度。从美国SRC(semiconductor research corporation)组织给出的“

简易系统级芯片内置高精度阻容振荡器的校准方法

通过实验探究一种适用于超大规模集成电路(VLSI)领域系统级芯片片内阻容(RC)振荡器的校准方法。针对集成电路内部阻容振荡器输出时钟频率容易出现温漂、工艺离散导致不精确等现象,通过改良片内时钟校准逻辑,得出一种易于实现的、高效的、低成本的、可靠的方法。经试验验证,该方法可以有效保证振荡电路的输出精度,解决工艺、温度、电压等改变引起振荡器输出频率变化的问题。

系统级芯片设计研究

根据国内外电子行业及微电子IC设计行业的发展现状和军用航空电子系统的特殊性,本文提出了SOC设计构想,详细讨论了SOC设计过程。并以视频字符发生器设计为例,对航空电子进行了SOC新设计概念的探索。

系统级芯片测试调度最优总线指定方法

为了缩短采用系统级芯片设计的电子产品的测试时间,提出了一种基于遗传算法的系统级芯片测试调度总线指定方法。在该方法中,建立了最优测试调度的遗传算法模型。为了使算法过程更稳健,更快地趋近于全局最优解,在传统遗传算法的基础上引入了差分进化、精英策略、自适应变异等几种机制,并通过实验与基于整数线性规划的测试调度方法进行比较,结果表明,所需的测试时钟周期数较少,适应于测试大规模系统级芯片。

基于TSCH模式的工业无线系统级芯片设计

当前商业无线芯片只能实现工业无线网络标准的通信功能,时隙调度和同步等功能必须依靠软件通过定时中断的方式实现,增加了开发难度,限制了WIA-PA等工业无线协议的推广和普及。针对该问题,设计一款支持TSCH模式物理层协议面向工业无线网络的系统级工业无线芯片WIASoC2400。该芯片以IEEE802.15.4e协议的TSCH模式为基础,基于ARM Cortex-M3内核,集成2.4 GHz WIA-PA无线通信模块,同时包含符合IEEE802.15.4-2006协议CCM~*模式安全规范的AES-128加/解密安全模块,可保证数据传输的安全性。仿真结果表明,WIASoC2400能够满足TSCH模式下通信的时隙同步精度和跳频要求,具有定时精确、处理速度快、实现简单等优点。

基于平台的系统级芯片设计方法

介绍了系统设计方法和基于平台的SoC设计,描述了基于模块和系统级的IP复用设计方法,讨论了硬件和软件的协同设计以及系统芯片设计发展中所需要改进的关键问题并展望了未来的研究方向。

深亚微米下系统级芯片的物理设计实例

深亚微米下芯片的物理设计面临很多挑战,特别是对于超大规模的SOC,比如互连延迟(Interconnect delay)、信号完整性(SI)、电压降(IR-Drop)与电迁移(EM)、第三方IP集成,等等。应对这些问题,在后端设计流程上要有新的方法。文章以一块0.18μm工艺下200万门无线数据传输芯片的物理设计为例,介绍了其中的关键设计步骤和一些解决问题的方案,可为其他类似的设计提供参考。

面向系统级芯片的串行外设接口模块设计

针对传统串行外设接口(SPI)模块设计不灵活、不利于扩展、不支持乱序访问的缺陷,设计了一种面向系统级芯片(So C)的SPI模块。首先,根据SPI通信协议,设计SPI基本架构;其次,根据SPI架构,设计相应输入输出状态机(FSM)、扩展端口及支持乱序访问的标识(ID)模块;再次,利用Synopsys公司的Verilog模拟器编译(VCS)仿真工具对该SPI设计的正确性进行验证;最后,为该SPI设计搭建参数可配置的随机验证环境,对代码覆盖率报告进行分析,并有针对性地手动加入测试点提高各项代码覆盖率。仿真结果表明,与传统的SPI设计相比,面向So C的SPI模块设计支持高级可扩展接口(AXI)总线扩展,具有8个独立的读写通道,各通道间支持可乱序访问,不会出现通道堵塞情况。

考虑热点及热量分布系统级芯片的测试规划

在SoC的测试规划时,考虑为避免在测试过程中出现热点以及测试过程中使热量均匀分布,基于建立的问题模型得到一系列的并行测试集合,再通过Bin-Packing算法构造测试规划,并进行全局的优化.对ITC’02测试用例的实验结果表明,该方法在牺牲一定的测试时间的情况下,有效地控制了在测试时芯片温度的升高,从而避免出现由热量引起的一系列问题.

组件上系统和系统级芯片的封装和生产

随着集成电路(IC)的发明,系统集成技术进一步加速了半导体的发展.现在在一个芯片或者说一个单元上,需要集成不同的功能,例如:MPU、图像处理、存储器(SRAM,闪存,DRAM)、逻辑推理器、DSP、信号混合器、射频(RF)和外围功能.为了能够实现通过集成所获得的优点,像商性能、低价格、较小的接触面、电源管理和缩短进入市场的时间,为此出现了针对晶圆级的系统级芯片(SOC)和针对组件级的系统(SOP).下面对其封装与生产作一介绍.

内嵌ARM9E内核系统级芯片的原型验证方法

随着大容量高速度的FPGA的出现,在流片前建立一个高性价比的原型验证系统已经成为缩短系统级芯片(SoC)验证时间,提高首次流片成功率的重要方法。本文着重讨论了用FPGA建立原型进行验证的流程、优缺点以及常用方法,并结合对一款内嵌ARM9ESoC1所进行的原型验证,说明这一方法在SoC验证中的应用。

一种新型的可编程逻辑器件──可编程系统级芯片

介绍了几种不同厂家可编程系统级芯片的解决方案，对其特点、结构做了详细的说明，并简要分析了其关键部件的实现机理。

WIA-PA系统级芯片设计与原型系统搭建

本文设计了一款基于ARM Cotex-M3内核,集成具有自主设计的WIA-PA无线通信模块、AES-128硬件加解密模块以及其他通用模块的WIA-PA工业无线系统级芯片WIASoC2400。对芯片进行流片与测试,结果表明,该芯片支持WIA-PA工业无线网络,接收灵敏度可达-100dBm,具有更高的同步精度和更低的协议栈实现难度。同时,搭建了基于该芯片的工业物联网原型系统,同步精度可达30μs,能够稳定高效地完成数据传输与执行器控制。

基于自动测试系统实现系统级芯片异步信号测试

大部分的系统级芯片(SoC)具有异步信号,基于自动测试系统(ATE)很难实现稳定的测试。通过外挂Flash芯片对被测SoC器件进行功能配置,自动测试系统对相应的功能进行搜索匹配,可以在自动测试系统上对SoC的异步输出信号进行稳定的测试。

系统级芯片:最引人关注的IC

介绍了系统级芯片的定义、优点、构成要素、设计原则、品种和目前存在的问题。讨论了系统级芯片的技术关键———微处理器核心和知识产权。